[發明專利]半導體裝置

有效

• 申請號: 201910147232.2
• 申請日: 2019-02-27
• 公開（公告）號: CN110880513B
• 公開（公告）日: 2023-06-09
• 發明（設計）人: 內田佳祐
• 申請（專利權）人: 鎧俠股份有限公司
• 主分類號: H10B43/10
• 分類號: H10B43/10;H10B43/35;H10B43/27
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 楊林勳

半導體裝置具備：第1絕緣膜壁，將同一橢圓柱區域在橢圓的最大直徑方向分成兩個區域；第1存儲器膜，沿被第1絕緣膜壁分離的橢圓柱區域中的一個區域的側壁面配置為筒狀；第2存儲器膜，沿被第1絕緣膜壁分離的橢圓柱區域中的另一個區域的側壁面配置為筒狀；第1配線群，設置著多層，在與橢圓柱區域的長度方向正交的方向延伸，連接于第1存儲器膜；第2配線群，設置著多層，在與第1配線群平行且與橢圓柱區域的長度方向正交的方向延伸，連接于第2存儲器膜；第1通道膜，配置為沿著第1存儲器膜的內側壁面的柱狀；第2通道膜，配置為沿著第2存儲器膜的內側壁面的柱狀；第2絕緣膜壁，將多層第1配線群與多層第2配線群之間分離。

相關申請案

本申請案享受以日本專利申請2018-166980號(申請日：2018年9月6日)為基礎申請案的優先權。本申請案通過參照該基礎申請案而包含基礎申請案的所有內容。

技術領域

本發明的實施方式涉及一種半導體裝置。

背景技術

在半導體裝置、尤其是半導體存儲裝置的開發中，為了達成大容量化、低成本化等，正不斷推進存儲單元的微細化。例如，正積極開發三維地配置存儲單元的三維NAND(NotAND，與非)型閃速存儲器裝置。在三維NAND型閃速存儲器裝置中，在隔著絕緣層積層的字線層，形成沿與字線層面垂直的方向(所謂縱向)使存儲單元相連而成的NAND串。由此，與二維配置存儲單元的情況相比達成了高集成化。而且，為了達成更進一步的高集成化，提出了使用光刻技術，通過縱向切割將存儲器膜物理地分斷，形成沿縱向延伸的多個存儲器膜，由此，形成以往的例如2倍的存儲單元。然而，存在如果使用光刻技術將已形成的存儲器膜物理地分斷，那么可能會對存儲器膜結構造成損傷的問題。

發明內容

實施方式提供一種能夠實現三維NAND型閃速存儲器裝置的更進一步的高集成化的半導體裝置。

一實施方式的半導體裝置包含第1絕緣膜壁、第1存儲器膜、第2存儲器膜、第1配線群、第2配線群、第1通道膜、第2通道膜、及第2絕緣膜壁。第1絕緣膜壁將同一橢圓柱區域在橢圓的最大直徑方向上分離成兩個區域。第1存儲器膜是沿被所述第1絕緣膜壁分離的所述橢圓柱區域中的一個區域的側壁面配置為筒狀，且具有第1電荷儲存膜的膜。第2存儲器膜是沿被所述第1絕緣膜壁分離的所述橢圓柱區域中的另一個區域的側壁面配置為筒狀，且具有第2電荷儲存膜的膜。第1配線群在所述橢圓柱區域的長度方向上設置著多層，分別為板狀，在與所述橢圓柱區域的長度方向正交的方向上延伸，且連接于所述第1存儲器膜。第2配線群在所述第1配線群相同的層內設置著多層，分別為板狀，在與所述第1配線群平行且與所述橢圓柱區域的長度方向正交的方向上延伸，且連接于所述第2存儲器膜。第1通道膜配置為沿著所述第1存儲器膜的內側壁面的柱狀。第2通道膜配置為沿著所述第2存儲器膜的內側壁面的柱狀。第2絕緣膜壁是與所述第1絕緣膜壁一體地形成，且將所述多層第1配線群與所述多層第2配線群之間分離。

附圖說明

圖1是表示第1實施方式中的半導體裝置的構成的一例的立體圖。

圖2是表示第1實施方式中的半導體裝置的導電層及存儲單元的構成的一例的俯視圖。

圖3是表示第1實施方式中的半導體裝置的制造方法的主要步驟的流程圖。

圖4A至圖4C是表示第1實施方式中的半導體裝置的制造方法的步驟的一部分的立體圖。

圖5A至圖5C是表示第1實施方式中的半導體裝置的制造方法的步驟的其他部分的立體圖。

圖6A至圖6C是表示第1實施方式中的半導體裝置的制造方法的步驟的其他部分的立體圖。

圖7是表示第1實施方式中的存儲單元區域的構成的一例的俯視圖。

圖8是表示第1實施方式中的存儲單元區域的構成的一例的剖視圖。