[發(fā)明專利]CMOS圖像傳感器封裝模塊及其形成方法、攝像裝置

有效

• 申請?zhí)枺?/td>: 201910147015.3
• 申請日: 2019-02-27
• 公開（公告）號: CN111627939B
• 公開（公告）日: 2023-04-18
• 發(fā)明（設(shè)計）人: 向陽輝
• 申請（專利權(quán)）人: 中芯集成電路（寧波）有限公司
• 主分類號: H01L27/146
• 分類號: H01L27/146
• 代理公司: 上海思微知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 曹廷廷

本發(fā)明提供一種CMOS圖像傳感器封裝模塊及其形成方法、攝像裝置。CMOS圖像傳感器封裝模塊包括像素電路基板和與其接合的芯片聯(lián)合結(jié)構(gòu)，芯片聯(lián)合結(jié)構(gòu)中的芯片成型層中嵌有信號處理芯片和DRAM芯片，芯片互連層將信號處理芯片和DRAM芯片電連接。此外該封裝模塊還包括與像素電路基板中讀出電路的電路互連端、信號處理芯片以及DRAM芯片均電連接的互連結(jié)構(gòu)以及再布線層，再布線層與互連結(jié)構(gòu)電連接，該封裝模塊便于將讀出電路輸出的數(shù)字圖像信號先緩存于DRAM芯片，再由DRAM芯片傳輸至信號處理芯片進行處理，有利于提高提高對傳輸?shù)臄?shù)據(jù)以及數(shù)字圖像信號的處理速度。所述攝像裝置包括上述CMOS圖像傳感器封裝模塊。

技術(shù)領(lǐng)域

本發(fā)明涉及圖像傳感器領(lǐng)域，特別涉及一種CMOS圖像傳感器封裝模塊及其形成方法、攝像裝置。

背景技術(shù)

出于拍攝景物的需要，目前諸如筆記本電腦、平板電腦、智能手機、智能玩具等設(shè)備上也配置了數(shù)字攝像頭。常用的數(shù)字攝像頭通過攝像鏡頭，將生成的光學圖像投射到感光元件表層，光線被感光元件表層上的濾鏡分解成不同的色光，各色光被各濾鏡相對應(yīng)的像素單元感知，并產(chǎn)生不同強度的模擬信號，再由感光元件的電路將這些信號收集起來，模擬信號通過數(shù)模轉(zhuǎn)換器轉(zhuǎn)換成為數(shù)字信號，再由圖像信號處理器（ISP，image?signalprocessor）對這些數(shù)字信號進行處理，再被送到手機處理器進行處理，然后再被傳輸?shù)酱鎯ū４嫫饋恚蔀槠聊簧夏軌蛴^看的圖像。

目前常用的感光元件為背照式CMOS（Complementary?Metal?OxideSemiconductor，互補金屬-氧化物-半導體）圖像傳感器。與CCD圖像傳感器相比，CMOS圖像傳感器能夠?qū)崿F(xiàn)更靈活的圖像捕獲、更高的靈敏度、更寬的動態(tài)范圍、更高的分辨率、更低的功耗以及更加優(yōu)良的系統(tǒng)集成等。并且，光從CMOS圖像傳感器的背面入射，無需穿過感光元件上的互連層即射向感光元件，減少了光線損失，在單位時間內(nèi)，單個像素單元能獲取的光能量更大，對畫質(zhì)有明顯的提升。

但是，隨著對CMOS圖像傳感器的尺寸以及成像質(zhì)量等方面的要求提高，仍需要進一步優(yōu)化CMOS圖像傳感器封裝模塊的結(jié)構(gòu)。

發(fā)明內(nèi)容

針對上述問題，本發(fā)明提供了一種CMOS圖像傳感器封裝模塊及其形成方法，以優(yōu)化CMOS圖像傳感器封裝模塊的結(jié)構(gòu)，便于提高利用該CMOS圖像傳感器封裝模塊進行拍攝時的成像質(zhì)量。

根據(jù)本發(fā)明的一方面，提供了一種CMOS圖像傳感器封裝模塊，包括：

像素電路基板，其中包括感光區(qū)和讀出電路區(qū)，CMOS圖像傳感器的像素陣列設(shè)置于所述感光區(qū)，讀出電路設(shè)置于所述讀出電路區(qū)，所述讀出電路具有電路互連端，所述像素電路基板包括相對的第一表面和第二表面；接合層，鋪設(shè)于所述第一表面；芯片聯(lián)合結(jié)構(gòu)，間隔所述接合層設(shè)置于所述第一表面上，所述芯片聯(lián)合結(jié)構(gòu)包括順序疊加的芯片成型層、介質(zhì)層以及芯片互連層，其中，所述芯片成型層中嵌有信號處理芯片和DRAM芯片，所述信號處理芯片具有第一連接端和第二連接端，所述DRAM芯片具有第三連接端和第四連接端，所述芯片互連層通過設(shè)置于所述介質(zhì)層中的第一電連接件和第二電連接件分別與所述第一連接端和所述第三連接端電連接；互連結(jié)構(gòu)，設(shè)置于所述像素電路基板和所述接合層中，所述互連結(jié)構(gòu)與所述電路互連端、所述第二連接端以及所述第四連接端均電連接；以及再布線層，鋪設(shè)于所述第二表面，所述再布線層與所述互連結(jié)構(gòu)電連接。

可選的，所述芯片互連層介于所述接合層與所述芯片成型層之間，或者，所述芯片成型層介于所述接合層與所述芯片互連層之間。

可選的，所述互連結(jié)構(gòu)包括設(shè)置于所述像素電路基板中的第一導電插塞，所述第一導電插塞電連接所述電路互連端和所述再布線層。

可選的，所述電路互連端包括第一電路互連端和第二電路互連端，所述互連結(jié)構(gòu)包括兩個所述第一導電插塞，以分別電連接所述第一電路互連端和所述再布線層以及所述第二電路互連端與所述再布線層。