[發(fā)明專(zhuān)利]一種過(guò)電壓擺幅靜電放電防護(hù)器件及電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201910141255.2
• 申請(qǐng)日: 2019-02-26
• 公開(kāi)（公告）號(hào): CN109841615B
• 公開(kāi)（公告）日: 2020-12-22
• 發(fā)明（設(shè)計(jì)）人: 江哲維
• 申請(qǐng)（專(zhuān)利權(quán)）人: 合肥奕斯偉集成電路有限公司
• 主分類(lèi)號(hào): H01L27/02
• 分類(lèi)號(hào): H01L27/02
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 李婷婷;王寶筠

本申請(qǐng)?zhí)峁┮环N過(guò)電壓擺幅靜電放電防護(hù)器件及電路，本發(fā)明提供的過(guò)電壓擺幅靜電放電防護(hù)器件，在現(xiàn)有技術(shù)雙向性硅控整流器結(jié)構(gòu)基礎(chǔ)上，還包括至少一個(gè)觸發(fā)點(diǎn)，所述觸發(fā)點(diǎn)接收觸發(fā)電路的觸發(fā)電流，從而為雙向性硅控整流器的PN結(jié)導(dǎo)通時(shí)提供電壓，使得雙向性硅控整流器在達(dá)到觸發(fā)電壓之前提前觸發(fā)，進(jìn)而降低了雙向性硅控整流器的觸發(fā)電壓。所述過(guò)電壓擺幅靜電放電防護(hù)器件，從而可針對(duì)輸入/輸出端點(diǎn)提供一雙向性且低觸發(fā)電壓的靜電放電路徑，搭配VDD到VSS間的ESD鉗制電路可取代傳統(tǒng)靜電放電防護(hù)架構(gòu)并同時(shí)具有低ESD觸發(fā)電壓，可使用于過(guò)電壓擺幅輸入輸出訊號(hào)應(yīng)用。

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路技術(shù)領(lǐng)域，尤其涉及一種過(guò)電壓擺幅靜電放電防護(hù)器件及電路。

背景技術(shù)

隨著半導(dǎo)體工藝越來(lái)越先進(jìn)，靜電放電(Electrostatic Discharge，簡(jiǎn)稱(chēng)ESD)防護(hù)電路扮演了愈來(lái)愈重要的角色，靜電放電防護(hù)電路主要在集成電路遭受靜電放電時(shí)提供低阻抗的放電路徑，避免靜電放電造成內(nèi)部電路損傷；同時(shí)在正常電路操作時(shí)必須保持關(guān)閉狀態(tài)避免造成漏電。

傳統(tǒng)的靜電放電防護(hù)電路，主要通過(guò)在輸入/輸出端(Input/Output，簡(jiǎn)稱(chēng)IO)增加對(duì)電源(VDD)的P型二極管(或是P型金屬氧化物半導(dǎo)體場(chǎng)效晶體管)以及對(duì)地(VSS)的N型二極管(或是N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)，同時(shí)需在VDD到VSS間增加ESD鉗制電路以完成輸入/輸出端點(diǎn)的靜電放電防護(hù)電路，請(qǐng)參見(jiàn)圖1或圖2所示，圖1為現(xiàn)有的一種靜電放電防護(hù)電路結(jié)構(gòu)示意圖，圖2為現(xiàn)有的另一種靜電放電防護(hù)電路結(jié)構(gòu)示意圖；但是上述兩種ESD防護(hù)電路在輸入電壓超過(guò)VDD時(shí)，會(huì)造成IO端對(duì)VDD端通過(guò)P型二極管(或P型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)漏電，或者當(dāng)輸入電壓低于VSS時(shí)，會(huì)造成IO端對(duì)VSS端通過(guò)N型二極管(或N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)漏電。

為解決漏電問(wèn)題，現(xiàn)有技術(shù)中采用具有高ESD能力的器件——雙向性硅控整流器件(silicon-controlled rectifier，簡(jiǎn)稱(chēng)SCR)，但是，由于雙向性硅控整流器件具有較高的觸發(fā)電壓，使得半導(dǎo)體集成電路中容易出現(xiàn)：內(nèi)部器件損壞時(shí)，靜電放電防護(hù)電路尚未導(dǎo)通的情況，造成ESD電路起不到作用。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明提供一種過(guò)電壓擺幅靜電放電防護(hù)器件及電路，以解決現(xiàn)有技術(shù)中應(yīng)用在過(guò)電壓擺幅的輸入/輸出端時(shí)，雙向性硅控整流器件具有較高的觸發(fā)電壓，造成ESD電路起不到作用的問(wèn)題。

為實(shí)現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案：

一種過(guò)電壓擺幅靜電放電防護(hù)器件，形成在晶圓上，所述過(guò)電壓擺幅靜電放電防護(hù)器件包括：

位于所述晶圓上，且具有與所述晶圓隔離的深摻雜襯底；

位于所述深摻雜襯底上的多個(gè)摻雜區(qū)，所述多個(gè)摻雜區(qū)包括：

第一摻雜區(qū)、第二摻雜區(qū)和第三摻雜區(qū)，所述第一摻雜區(qū)和所述第二摻雜區(qū)的摻雜類(lèi)型相同，所述第三摻雜區(qū)與所述深摻雜襯底的摻雜類(lèi)型相同，且與所述第一摻雜區(qū)的摻雜類(lèi)型相反；

所述第三摻雜區(qū)圍繞所述第一摻雜區(qū)和所述第二摻雜區(qū)，且位于所述第一摻雜區(qū)和所述第二摻雜區(qū)之間，將所述第一摻雜區(qū)和所述第二摻雜區(qū)分離；

位于所述第一摻雜區(qū)的第一P+區(qū)和第一N+區(qū)；

位于所述第二摻雜區(qū)的第二P+區(qū)和第二N+區(qū)；

以及至少一個(gè)觸發(fā)點(diǎn)，所有所述觸發(fā)點(diǎn)均接收觸發(fā)電路的觸發(fā)電流，當(dāng)包含一個(gè)觸發(fā)點(diǎn)時(shí)，所述觸發(fā)點(diǎn)位于所述第三摻雜區(qū)內(nèi)；當(dāng)包含兩個(gè)觸發(fā)點(diǎn)時(shí)，兩個(gè)觸發(fā)點(diǎn)分別位于所述第一摻雜區(qū)內(nèi)和所述第二摻雜區(qū)內(nèi)；當(dāng)包含三個(gè)觸發(fā)點(diǎn)時(shí)，三個(gè)觸發(fā)點(diǎn)分別位于所述第一摻雜區(qū)內(nèi)、所述第二摻雜區(qū)內(nèi)和所述第三摻雜區(qū)內(nèi)；

所述觸發(fā)點(diǎn)為所述第一摻雜區(qū)與所述第三摻雜區(qū)之間的導(dǎo)通提供疊加電壓，以降低所述第一摻雜區(qū)與所述第三摻雜區(qū)之間的導(dǎo)通電壓；