[發明專利]微處理器間I/O端口通信方法

有效

• 申請號: 201910136683.6
• 申請日: 2019-02-25
• 公開（公告）號: CN109783431B
• 公開（公告）日: 2023-02-07
• 發明（設計）人: 李佳;陳琰;趙翔;倪隆;張為;曲曉青;朱兆鷹
• 申請（專利權）人: 東莞蕾納智能科技有限公司
• 主分類號: G06F15/17
• 分類號: G06F15/17
• 代理公司: 無錫市大為專利商標事務所(普通合伙) 32104
• 代理人: 曹祖良;屠志力

1.一種微處理器間I/O端口通信方法，其特征在于，包括：

發端MCU和收端MCU均使用定時器連續中斷，數據發送和接收過程都在定時器中斷過程中完成；發端MCU定時器和收端MCU定時器設置相同速率的定時中斷；

發端MCU的數據發送過程包括：

1）將數據送到發送區，等待發送；

2）檢測發送區是否有數據，如有，則由發端MCU定時器的定時中斷過程控制數據發送；每n個定時中斷的時間相應只發送一位數據至發端MCU的I/O端口，先發送起始位，然后依次發送載荷數據的每一位，最后發送停止位；n≥3；

收端MCU的數據接收過程包括：

1）由收端MCU定時器的定時中斷過程控制數據接收：每次定時中斷檢測收端MCU的I/O端口，當檢測到起始位，收端MCU定時器的定時中斷過程控制接收I/O端口上的每一位數據；

2）連續接收各數據位，并合成數據，然后送到接收區；

收端MCU在第一次檢測到起始位后，下一次定時中斷再檢測并確認起始位后，才開始接收后續的數據；

發端MCU定時器的定時中斷過程控制數據發送，具體包括：

步驟S1，發端MCU的每一次定時中斷，發送計數器累加1；

步驟S2，判斷數據發送是否結束，若是則進行步驟S3，若否則進行步驟S6；

步驟S3，檢查發送區是否有數據，若有則進行步驟S4，若否則進行步驟S7；

步驟S4，發送計數器置0，重新計數；

步驟S5，發送起始位，轉步驟S7；

步驟S6，按發送計數器的計數發送數據下一位；每n個定時中斷的時間相應發送一位數據；

步驟S7，一次定時中斷發送部分完成；

收端MCU定時器的定時中斷過程控制數據接收，具體包括：

步驟R1，收端MCU的每一次定時中斷，接收計數器累加1；

步驟R2，判斷一幀數據是否接收結束，若是則進行步驟R3，若否則進行步驟R6；

步驟R3，判斷是否檢測到起始位，若是則進行步驟R4，若否則進行步驟R11；

步驟R4，接收計數器置0，重新計數；

步驟R5，準備接收數據；轉步驟R11；

步驟R6，判斷接收計數器計數是否為1，若是則進行步驟R7，若否則進行步驟R9；

步驟R7，判斷是否檢測到起始位，若是則進行步驟R11，若否則進行步驟R8；

步驟R8，認定無數據，數據接收結束，轉步驟R11；

步驟R9，按接收計數器的計數接收數據下一位；每n個定時中斷的時間相應接收一位數據；

步驟R10，將接收到的每位數據發送到接收區；

步驟R11，一次定時中斷接收部分完成。

2.如權利要求1所述的微處理器間I/O端口通信方法，其特征在于，

步驟R9中，以每n個定時中斷的時間中接收計數器的中間值對應的時刻進行數據接收。

3.如權利要求1所述的微處理器間I/O端口通信方法，其特征在于，

定時器連續定時中斷的速率是數據波特率的3倍或以上。