[發明專利]一種高填充因子的CMOS成像傳感器及其制作方法

有效

• 申請號: 201910133346.1
• 申請日: 2019-02-22
• 公開（公告）號: CN109904181B
• 公開（公告）日: 2022-09-02
• 發明（設計）人: 康曉旭;李銘
• 申請（專利權）人: 上海集成電路研發中心有限公司
• 主分類號: H01L27/146
• 分類號: H01L27/146
• 代理公司: 上海天辰知識產權代理事務所(特殊普通合伙) 31275
• 代理人: 吳世華;張磊

本發明公開了一種高填充因子的CMOS成像傳感器，包括設于SOI襯底的外延硅層上的電路器件區域和設于襯底硅層上的感光區域；電路器件區域與感光區域之間通過穿過埋氧層的通孔相電連接；像元之間通過淺溝槽隔離結構相隔離。本發明可同時增加感光區域的填充因子，并可使用更加優化的設計方案來提升讀取電路的性能，從而提升了整體芯片的性能。本發明還公開了一種高填充因子的CMOS成像傳感器的制作方法。

技術領域

本發明涉及半導體集成電路制造技術領域，更具體地，涉及一種高填充因子的CMOS成像傳感器及其制作方法。

背景技術

傳統背面感光CMOS成像傳感器的像元內包括電路器件區域和感光區域。其中，感光區域用于接收外部光線，并產生電信號；電路器件區域主要是由傳統CMOS器件所形成的電路，用于將感光區域的電信號引出。

由于上述電路器件區域占用了像元的一部分面積，因此會影響到像元的感光效果。同時，電路器件區域涉及讀取電路的設計，為了保證像元感光面積的比例，其電路設計也受到了一定的制約。

發明內容

本發明的目的在于克服現有技術存在的上述缺陷，提供一種高填充因子的CMOS成像傳感器及其制作方法。

為實現上述目的，本發明的技術方案如下：

本發明提供了一種高填充因子的CMOS成像傳感器，所述CMOS成像傳感器設于一SOI襯底上，所述SOI襯底依次包括襯底硅層、埋氧層和外延硅層，所述CMOS成像傳感器包括：

設于所述外延硅層上的電路器件區域和設于所述襯底硅層上的感光區域；所述電路器件區域與所述感光區域之間通過穿過所述埋氧層的通孔相電連接；

所述CMOS成像傳感器的每個像元中設有一個所述電路器件區域和一個所述感光區域，所述電路器件區域和所述感光區域分別設于所述外延硅層上和所述襯底硅層上，且上下位置對應；

所述CMOS成像傳感器的每個像元之間通過淺溝槽隔離結構相隔離。

進一步地，所述淺溝槽隔離結構包括設于所述外延硅層上的第一淺溝槽隔離結構和設于所述襯底硅層上的第二淺溝槽隔離結構。

進一步地，所述第一淺溝槽隔離結構和所述第二淺溝槽隔離結構的一端同時與所述埋氧層相連，另一端分別露出于所述外延硅層和所述襯底硅層的表面。

進一步地，所述通孔自所述外延硅層的表面穿過所述埋氧層，并停止于所述襯底硅層中，所述通孔通過其位于所述外延硅層中的部分連接所述電路器件區域，且所述通孔通過其位于所述襯底硅層中的部分連接所述感光區域。

進一步地，所述通孔為填充有金屬的金屬通孔或填充有多晶硅的多晶硅通孔。

進一步地，所述金屬通孔的內壁上依次形成有金屬硅化物層和金屬氮化物層，所述金屬氮化物層上的所述金屬通孔內填充有電極金屬。

進一步地，所述金屬硅化物層為通過沉積在所述金屬通孔內壁上的鈦或鉭經熱處理與所述外延硅層和所述襯底硅層中的硅反應所形成的硅化鈦層或硅化鉭層。

本發明還提供了一種高填充因子的CMOS成像傳感器的制作方法，包括以下步驟：

提供一SOI襯底，所述SOI襯底依次包括襯底硅層、埋氧層和外延硅層；

在所述外延硅層上形成用于隔離CMOS成像傳感器各像元的第一淺溝槽隔離結構，使所述第一淺溝槽隔離結構的上端露出于所述外延硅層的表面，下端與所述埋氧層相連；

在各像元中形成自所述外延硅層的表面穿過所述埋氧層，并停止于所述襯底硅層中的通孔；

在所述外延硅層上形成各像元的電路器件區域，并使所述電路器件區域與所述通孔位于所述外延硅層中的部分相連；