[發明專利]一種高填充因子的CMOS成像傳感器及其制作方法

有效

• 申請號: 201910133346.1
• 申請日: 2019-02-22
• 公開（公告）號: CN109904181B
• 公開（公告）日: 2022-09-02
• 發明（設計）人: 康曉旭;李銘
• 申請（專利權）人: 上海集成電路研發中心有限公司
• 主分類號: H01L27/146
• 分類號: H01L27/146
• 代理公司: 上海天辰知識產權代理事務所(特殊普通合伙) 31275
• 代理人: 吳世華;張磊

1.一種高填充因子的CMOS成像傳感器，其特征在于，所述CMOS成像傳感器設于一SOI襯底上，所述SOI襯底依次包括襯底硅層、埋氧層和外延硅層，所述CMOS成像傳感器包括：

設于所述外延硅層上的電路器件區域和設于所述襯底硅層上的感光區域；所述電路器件區域與所述感光區域之間通過穿過所述埋氧層的一通孔相電連接，所述通孔沿所述外延硅層的表面垂直延伸至所述感光區域內，且側壁電連接所述電路器件區域，所述電路器件區域與所述襯底硅層之間通過穿過所述埋氧層的另一通孔相電連接以接地，且另一所述通孔間距所述感光區域；

所述CMOS成像傳感器的每個像元中設有一個所述電路器件區域和一個所述感光區域，所述電路器件區域和所述感光區域分別設于所述外延硅層上和所述襯底硅層上，且上下位置對應；

所述CMOS成像傳感器的每個像元之間通過淺溝槽隔離結構相隔離，所述淺溝槽隔離結構包括設于所述外延硅層上的第一淺溝槽隔離結構和設于所述襯底硅層上的第二淺溝槽隔離結構，所述第一淺溝槽隔離結構和所述第二淺溝槽隔離結構的一端同時與所述埋氧層相連，另一端分別露出于所述外延硅層和所述襯底硅層的表面，所述第一淺溝槽隔離結構及第二淺溝槽隔離結構上下位置對應。

2.根據權利要求1所述的高填充因子的CMOS成像傳感器，其特征在于，所述通孔自所述外延硅層的表面穿過所述埋氧層，并停止于所述襯底硅層中，所述通孔通過其位于所述外延硅層中的部分連接所述電路器件區域，且所述通孔通過其位于所述襯底硅層中的部分連接所述感光區域。

3.根據權利要求1或2所述的高填充因子的CMOS成像傳感器，其特征在于，所述通孔為填充有金屬的金屬通孔或填充有多晶硅的多晶硅通孔。

4.根據權利要求3所述的高填充因子的CMOS成像傳感器，其特征在于，所述金屬通孔的內壁上依次形成有金屬硅化物層和金屬氮化物層，所述金屬氮化物層上的所述金屬通孔內填充有電極金屬。

5.根據權利要求4所述的高填充因子的CMOS成像傳感器，其特征在于，所述金屬硅化物層為通過沉積在所述金屬通孔內壁上的鈦或鉭經熱處理與所述外延硅層和所述襯底硅層中的硅反應所形成的硅化鈦層或硅化鉭層。

6.一種高填充因子的CMOS成像傳感器的制作方法，其特征在于，包括以下步驟：

提供一SOI襯底，所述SOI襯底依次包括襯底硅層、埋氧層和外延硅層；

在所述外延硅層上形成用于隔離CMOS成像傳感器各像元的第一淺溝槽隔離結構，使所述第一淺溝槽隔離結構的上端露出于所述外延硅層的表面，下端與所述埋氧層相連；

在各像元中形成自所述外延硅層的表面穿過所述埋氧層，并停止于所述襯底硅層中的通孔；

在所述外延硅層上形成各像元的電路器件區域，并使所述電路器件區域與所述通孔的側壁位于所述外延硅層中的部分相連；

將所述SOI襯底倒置，并對所述襯底硅層進行減薄；

在減薄后的所述襯底硅層上形成用于隔離CMOS成像傳感器各像元的第二淺溝槽隔離結構，使所述第二淺溝槽隔離結構的上端露出于所述襯底硅層的表面，下端與所述埋氧層相連，且所述第一淺溝槽隔離結構及第二淺溝槽隔離結構上下位置對應；

在所述襯底硅層上注入形成各像元的感光區域，并使所述感光區域與所述通孔位于所述襯底硅層中的部分相連，所述通孔沿所述外延硅層的表面垂直延伸至所述感光區域內。

7.根據權利要求6所述的高填充因子的CMOS成像傳感器的制作方法，其特征在于，形成所述通孔時，具體包括以下步驟：

形成自所述外延硅層的表面穿過所述埋氧層，并停止于所述襯底硅層中的通孔溝槽；

在所述溝槽的內壁上沉積形成鈦層或鉭層；

在所述鈦層或鉭層上沉積形成氮化鈦層或氮化鉭層；

在所述氮化鈦層或氮化鉭層上的所述溝槽內填充鎢或銅，作為電極金屬；

對上述器件進行熱處理，使鈦層或鉭層材料與所述外延硅層和所述襯底硅層中的硅反應，在所述溝槽的內壁上形成硅化鈦層或硅化鉭層，從而形成金屬通孔。

8.根據權利要求6所述的高填充因子的CMOS成像傳感器的制作方法，其特征在于，形成所述通孔時，具體包括以下步驟：

形成自所述外延硅層的表面穿過所述埋氧層，并停止于所述襯底硅層中的通孔溝槽；

在所述溝槽內沉積多晶硅，從而形成多晶硅通孔。