[發明專利]存儲器結構

有效

• 申請號: 201910096167.5
• 申請日: 2019-01-31
• 公開（公告）號: CN111435659B
• 公開（公告）日: 2023-05-19
• 發明（設計）人: 車行遠;李世平
• 申請（專利權）人: 力晶積成電子制造股份有限公司
• 主分類號: H10B12/00
• 分類號: H10B12/00
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

本發明公開一種存儲器結構，其包括絕緣層覆硅基底、第一晶體管、第二晶體管、隔離結構以及電容器。絕緣層覆硅基底包括硅基體以及依序設置于硅基體上的介電層與硅層。第一晶體管與第二晶體管設置于硅層上。隔離結構設置于第一晶體管與第二晶體管之間的硅層中。電容器設置于第一晶體管與第二晶體管之間。電容器包括主體部分、第一延伸部分、第二延伸部分以及第三延伸部分。第一延伸部分自主體部分延伸至與第一晶體管的源極/漏極區。第二延伸部分自主體部分延伸至與第二晶體管的源極/漏極區。第三延伸部分自主體部分延伸穿過隔離結構至介電層中。

技術領域

本發明涉及一種半導體結構，且特別是涉及一種存儲器結構。

背景技術

目前發展出一種包括晶體管與電容器的存儲器結構。在此種存儲器結構中，使用電容器作為存儲元件。在目前提高元件集成度的趨勢下，如何達成不增加記憶單元尺寸且可有效地提升存儲器元件的電性效能為目前業界持續努力的目標。

發明內容

本發明提供一種存儲器結構，其中電容器的一部分設置于隔離結構以及絕緣層覆硅基底的硅層中。

本發明的存儲器結構包括絕緣層覆硅(silicon?on?insulator，SOI)基底、第一晶體管、第二晶體管、隔離結構以及電容器。所述絕緣層覆硅基底包括硅基體以及依序設置于所述硅基體上的第一介電層與硅層。所述第一晶體管與所述第二晶體管設置于所述硅層上。所述隔離結構設置于所述第一晶體管與所述第二晶體管之間的所述硅層中。所述電容器設置于所述第一晶體管與所述第二晶體管之間。所述電容器包括主體部分、第一延伸部分、第二延伸部分以及第三延伸部分。所述第一延伸部分自所述主體部分延伸至與所述第一晶體管的源極/漏極區。所述第二延伸部分自所述主體部分延伸至與所述第二晶體管的源極/漏極區。所述第三延伸部分自所述主體部分延伸穿過所述隔離結構至所述第一介電層中。

在本發明的存儲器結構的一實施例中，所述第三延伸部分的寬度例如為實質上均一的。

本發明的存儲器結構包括絕緣層覆硅基底、第一晶體管、第二晶體管、隔離結構、電容器以及襯層。所述絕緣層覆硅基底包括硅基體以及依序設置于所述硅基體上的第一介電層與硅層。所述第一晶體管與所述第二晶體管設置于所述硅層上。所述隔離結構設置于所述第一晶體管與所述第二晶體管之間的所述硅層中。所述電容器設置于所述第一晶體管與所述第二晶體管之間。所述電容器包括主體部分、第一延伸部分、第二延伸部分以及第三延伸部分。所述第一延伸部分自所述主體部分延伸至與所述第一晶體管的源極/漏極區。所述第二延伸部分自所述主體部分延伸至與所述第二晶體管的源極/漏極區。所述第三延伸部分自所述主體部分延伸穿過所述隔離結構至所述第一介電層中，且包括第一部分與第二部分，其中所述第二部分位于所述第一介電層中，且所述第二部分的在所述硅基體上的投影面積大于所述第一部分的在所述硅基體上的投影面積。所述襯層設置于所述第一延伸部分與所述第三延伸部分之間、所述第二延伸部分與所述第三延伸部分之間、所述隔離結構與所述第三延伸部分之間以及所述第一介電層與所述第三延伸部分之間。

在本發明的存儲器結構的一實施例中，所述第一部分的一部分例如位于所述第一介電層中。

在本發明的存儲器結構的一實施例中，所述第一晶體管例如為N型金屬氧化物半導體晶體管與P型金屬氧化物半導體晶體管中的一者，且所述第二晶體管例如為N型金屬氧化物半導體晶體管與P型金屬氧化物半導體晶體管中的另一者。

在本發明的存儲器結構的一實施例中，還包括設置于所述硅層上且覆蓋所述第一晶體管與所述第二晶體管的第二介電層，其中所述主體部分、所述第一延伸部分、第二延伸部分以及所述第三延伸部分的一部分位于所述第二介電層中。

在本發明的存儲器結構的一實施例中，所述隔離結構的厚度與所述硅層的厚度相同。