[發(fā)明專利]半導(dǎo)體封裝有效
| 申請(qǐng)?zhí)枺?/td> | 201910095219.7 | 申請(qǐng)日： | 2019-01-30 |
| 公開(kāi)（公告）號(hào)： | CN110120388B | 公開(kāi)（公告）日： | 2023-08-22 |
| 發(fā)明（設(shè)計(jì)）人： | 金容勛 | 申請(qǐng)（專利權(quán)）人： | 三星電子株式會(huì)社 |
| 主分類號(hào)： | H10B80/00 | 分類號(hào)： | H10B80/00;H01L23/48;H01L23/482 |
| 代理公司： | 中科專利商標(biāo)代理有限責(zé)任公司 11021 | 代理人： | 倪斌 |
| 地址： | 韓國(guó)*** | 國(guó)省代碼： | 暫無(wú)信息 |
| 權(quán)利要求書： | 查看更多 | 說(shuō)明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 半導(dǎo)體 封裝 | ||
1.一種半導(dǎo)體封裝，包括：
封裝基板；
所述封裝基板上的邏輯芯片；
所述封裝基板上的存儲(chǔ)器堆疊結(jié)構(gòu)，所述存儲(chǔ)器堆疊結(jié)構(gòu)包括第一半導(dǎo)體芯片、以及沿第一方向堆疊在所述第一半導(dǎo)體芯片上的第二半導(dǎo)體芯片，所述存儲(chǔ)器堆疊結(jié)構(gòu)沿第二方向與所述邏輯芯片間隔開(kāi)，所述第二方向與所述第一方向交叉；以及
所述封裝基板與所述存儲(chǔ)器堆疊結(jié)構(gòu)之間的第一凸塊，
其中，所述第一半導(dǎo)體芯片包括：
穿通孔，電連接到所述第二半導(dǎo)體芯片；
芯片信號(hào)焊盤，連接到所述穿通孔；以及
第一再分布層，電連接到所述芯片信號(hào)焊盤，并具有與所述第一凸塊接觸的邊緣信號(hào)焊盤，
其中，沿所述第二方向，所述邏輯芯片與所述邊緣信號(hào)焊盤之間的距離小于所述邏輯芯片與所述芯片信號(hào)焊盤之間的距離，
其中：
所述第一半導(dǎo)體芯片具有與所述邏輯芯片相鄰的第一區(qū)域、以及在所述第一半導(dǎo)體芯片的中心處的第二區(qū)域，
所述邊緣信號(hào)焊盤在所述第一區(qū)域上，并且
所述芯片信號(hào)焊盤在所述第二區(qū)域上。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝，其中：
所述芯片信號(hào)焊盤包括多個(gè)芯片信號(hào)焊盤，
所述多個(gè)芯片信號(hào)焊盤中的第一信號(hào)焊盤在所述第一區(qū)域上，并且
所述多個(gè)芯片信號(hào)焊盤中的第二信號(hào)焊盤在所述第二區(qū)域上。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝，其中：
所述第一半導(dǎo)體芯片還具有第三區(qū)域，
所述第三區(qū)域沿所述第二方向在所述第一區(qū)域與所述第二區(qū)域之間，
所述第一再分布層還包括邊緣電源焊盤，所述邊緣電源焊盤連接到所述封裝基板并被提供有電源電壓或接地電壓，
所述邊緣電源焊盤在所述第三區(qū)域上。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝，其中，所述第一再分布層沿所述第一方向與所述存儲(chǔ)器堆疊結(jié)構(gòu)間隔開(kāi)。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝，其中，所述第一再分布層還包括：導(dǎo)電線，所述導(dǎo)電線沿所述第二方向從所述芯片信號(hào)焊盤朝向所述邊緣信號(hào)焊盤延伸，并且將所述芯片信號(hào)焊盤和所述邊緣信號(hào)焊盤彼此電連接。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝，其中，所述封裝基板包括路由線，通過(guò)所述路由線在所述邏輯芯片與所述邊緣信號(hào)焊盤之間傳輸輸入/輸出信號(hào)。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝，其中：
所述第二半導(dǎo)體芯片包括第二再分布層，所述第二再分布層的結(jié)構(gòu)與所述第一再分布層的結(jié)構(gòu)基本相同，并且
所述第二再分布層的邊緣信號(hào)焊盤為虛設(shè)焊盤。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體封裝，其中：
所述存儲(chǔ)器堆疊結(jié)構(gòu)還包括所述第一半導(dǎo)體芯片與所述第二半導(dǎo)體芯片之間的第二凸塊，并且
所述第二半導(dǎo)體芯片的中心處的芯片信號(hào)焊盤與所述第二凸塊接觸，所述芯片信號(hào)焊盤沿所述第二方向與所述第二再分布層的邊緣信號(hào)焊盤間隔開(kāi)。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝，還包括所述封裝基板與所述邏輯芯片之間的第二凸塊，其中
所述邏輯芯片具有面對(duì)所述存儲(chǔ)器堆疊結(jié)構(gòu)的第一側(cè)壁，
所述邏輯芯片包括與所述第一側(cè)壁相鄰且與所述第二凸塊接觸的邏輯信號(hào)焊盤，并且
所述邏輯信號(hào)焊盤和所述邊緣信號(hào)焊盤通過(guò)所述封裝基板彼此電連接。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于三星電子株式會(huì)社，未經(jīng)三星電子株式會(huì)社許可，擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請(qǐng)聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201910095219.7/1.html，轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專利網(wǎng)。
- 上一篇：半導(dǎo)體封裝
- 下一篇：半導(dǎo)體裝置
