[發明專利]半導體封裝

有效

• 申請號: 201910095219.7
• 申請日: 2019-01-30
• 公開（公告）號: CN110120388B
• 公開（公告）日: 2023-08-22
• 發明（設計）人: 金容勛
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H10B80/00
• 分類號: H10B80/00;H01L23/48;H01L23/482
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 倪斌

一種半導體封裝，包括：封裝基板；封裝基板上的邏輯芯片；封裝基板上的存儲器堆疊結構，包括沿第一方向堆疊的第一導體芯片和第二半導體芯片；以及封裝基板和存儲器堆疊結構之間的第一凸塊。邏輯芯片和存儲器堆疊結構沿著與第一方向交叉的第二方向在封裝基板上間隔開。第一半導體芯片包括：電連接到第二半導體芯片的穿通孔、連接到穿通孔的芯片信號焊盤、以及電連接到芯片信號焊盤且具有與第一凸塊接觸的邊緣信號焊盤的第一再分布層。沿第二方向的邏輯芯片和邊緣信號焊盤之間的距離小于邏輯芯片和芯片信號焊盤之間的距離。

相關申請的交叉引用

于2018年2月6日在韓國知識產權局提交的標題為“Semiconductor?Package”的韓國專利申請No.10-2018-0014677通過引用整體并入本文中。

技術領域

實施例涉及一種半導體封裝，更具體地，涉及其中邏輯芯片和存儲器堆疊結構并排在基板上的半導體封裝。

背景技術

通常，半導體封裝包括安裝在印刷電路板(PCB)上的半導體芯片以及將半導體芯片電連接到印刷電路板的接合線或凸塊。

發明內容

根據示例性實施例，半導體封裝可以包括：封裝基板、封裝基板上的邏輯芯片、封裝基板上的存儲器堆疊結構、以及封裝基板與存儲器堆疊結構之間的第一凸塊。存儲器堆疊結構可以包括第一半導體芯片、以及沿第一方向堆疊在第一半導體芯片上的第二半導體芯片。存儲器堆疊結構可以沿第二方向與邏輯芯片間隔開，第二方向與第一方向交叉。第一半導體芯片可以包括：穿通孔，電連接到第二半導體芯片；芯片信號焊盤，連接到穿通孔；以及第一再分布層，電連接到芯片信號焊盤，并具有與第一凸塊接觸的邊緣信號焊盤。沿第二方向的邏輯芯片和邊緣信號焊盤之間距離小于邏輯芯片和芯片信號焊盤之間的距離。

根據示例性實施例，半導體封裝可以包括：

包括路由線的封裝基板、封裝基板上的邏輯芯片、以及

封裝基板上的存儲器堆疊結構。存儲器堆疊結構可以包括第一半導體芯片、以及沿第一方向堆疊在第一半導體芯片上的第二半導體芯片。存儲器堆疊結構可以沿第二方向與邏輯芯片間隔開，第二方向與第一方向交叉。邏輯芯片的第一側壁可以沿第二方向面對第一半導體芯片的第二側壁。邏輯芯片可以包括與第一側壁相鄰的邏輯信號焊盤。第一半導體芯片可以包括：穿通孔，電連接到第二半導體芯片；芯片信號焊盤，連接到穿通孔；以及第一再分布層，電連接到芯片信號焊盤，并具有與第二側壁相鄰的邊緣信號焊盤。邏輯信號焊盤和邊緣信號焊盤可以通過路由線彼此電連接。

根據示例性實施例，半導體封裝可以包括：封裝基板；邏輯芯片，在封裝基板上，并且包括多個第一信號焊盤；以及存儲器堆疊結構，在封裝基板上并且包括沿第一方向堆疊的多個半導體芯片，多個半導體芯片通過多個穿通孔彼此連接。存儲器堆疊結構可以具有沿與第一方向交叉的第二方向與邏輯芯片相鄰的第一區域、以及存儲器堆疊結構的中心處的第二區域。存儲器堆疊結構還可以包括：第一區域上的且沿第二方向與第二區域間隔開的多個第二信號焊盤；以及封裝基板與第一信號焊盤和第二信號焊盤之間的多個凸塊，多個凸塊沿第二方向與第二區域間隔開。

附圖說明

通過參考附圖詳細描述示例性實施例，特征對于本領域技術人員將變得顯而易見，在附圖中：

圖1示出了示出根據示例性實施例的半導體封裝的平面圖。

圖2是示出了示出根據示例性實施例的半導體封裝的沿著圖1的線I-I’截取的橫截面圖。

圖3示出了示出圖2的部分M的放大橫截面圖。

圖4示出了示出根據示例性實施例的半導體封裝的沿著圖1的線I-I’截取的橫截面圖。

圖5是示出了示出根據示例性實施例的半導體封裝的沿著圖1的線I-I’截取的橫截面圖。