[發明專利]半導體結構及其制造方法

在審

• 申請號: 201910093348.2
• 申請日: 2019-01-30
• 公開（公告）號: CN111508841A
• 公開（公告）日: 2020-08-07
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/28;H01L29/423;H01L29/78;H01L27/108
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 余明偉

1.一種半導體結構的制造方法，其特征在于，包括如下步驟：

提供一半導體襯底，所述半導體襯底的表面形成有源區；

在所述有源區上設置溝槽，所述溝槽的相對側邊分別形成有源/漏，所述源/漏連接到所述溝槽；

在所述溝槽中形成柵極，所述柵極與所述溝槽之間還形成有柵介質層；

部分去除所述柵極與所述源/漏重疊區域之間的所述柵介質層；

在所述柵極的上方沉積隔離層，以于所述柵極與所述源/漏重疊區域之間形成密閉的空隙層。

2.根據權利要求1所述的一種半導體結構的制造方法，其特征在于，所述空隙層的底部至少不低于所述源/漏底部。

3.根據權利要求1所述的一種半導體結構的制造方法，其特征在于，所述柵極的頂部高于所述源/漏的底部且低于所述溝槽的頂部。

4.根據權利要求1所述的一種半導體結構的制造方法，其特征在于，所述空隙層的頂部至少不高于所述柵極的頂部。

5.根據權利要求1所述的一種半導體結構的制造方法，其特征在于，所述隔離層的頂部與所述溝槽的頂部齊平；所述隔離層的底部與所述柵極的頂部齊平。

6.根據權利要求1所述的一種半導體結構的制造方法，其特征在于，所述半導體襯底包含P型半導體襯底，所述源/漏包含N型摻雜源/漏。

7.一種半導體結構，其特征在于，包括：

半導體襯底，所述半導體襯底的表面形成有有源區；

溝槽，位于所述有源區上，所述溝槽的相對側邊分別形成有源/漏，所述源/漏連接到所述溝槽；

柵極，位于所述溝槽中；

柵介質層，位于所述柵極與所述溝槽之間，所述柵介質層的頂部低于所述柵極的頂部；

隔離層，位于所述柵極的上方；

空隙層，形成于所述柵極與所述源/漏重疊區域之間，位于所述柵介質層的上方。

8.根據權利要求7所述的一種半導體結構，其特征在于，所述空隙層的底部至少不低于所述源/漏底部。

9.根據權利要求7所述的一種半導體結構，其特征在于，所述柵極的頂部高于所述源/漏的底部且低于所述溝槽的頂部。

10.根據權利要求7所述的一種半導體結構，其特征在于，所述空隙層的頂部至少不高于所述柵極的頂部。