[發明專利]一種掩膜圖案的形成方法及鰭式場效應晶體管

有效

• 申請號: 201910091989.4
• 申請日: 2019-01-30
• 公開（公告）號: CN111509043B
• 公開（公告）日: 2023-09-15
• 發明（設計）人: 李慶
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;G03F1/76
• 代理公司: 上海德禾翰通律師事務所 31319
• 代理人: 侯莉

本發明公開了一種掩膜圖案的形成方法，包括沉積形成掩膜層；在掩膜層上形成光阻層圖案；經由光阻層圖案的間隔，向掩膜層中植入掩膜層空隙填充物；經由光阻層圖案的間隔，向掩膜層中植入掩膜層植入物；去除光阻層圖案，及光阻層圖案遮擋的掩膜層。本發明提供的掩膜圖案的形成方法，通過向掩膜層中植入掩膜層空隙填充物，進而減小了掩膜層植入物的擴散和散射現象。由此，掩膜層植入物會按照預設的路徑擴散和散射，使得掩膜圖案形狀變得規則，提高了掩膜圖案的質量。本發明還提供了一種由該方法形成的掩膜質量更高、性能更好的鰭式場效應晶體管。

技術領域

本發明涉及半導體技術領域，特別涉及一種掩膜圖案的形成方法及鰭式場效應晶體管。

背景技術

在半導體芯片制造的整個流程中，其中一部分是從版圖到晶圓制造中間的過程，即掩膜制造。由于這一過程是整個半導體制造流程銜接的關鍵部分，同樣也是流程中造價最高的一部分，更是限制半導體芯片制程節點的瓶頸之一。因此，掩膜制造在半導體芯片的生產過程中扮演者非常重要的角色。

另外，在半導體芯片生產的過程中，所用的硅芯片的圖案都來自于掩膜的圖案，因此，掩膜圖案的質量關系到了整個芯片的質量。

隨著人們對半導體芯片性能的要求日益增長，也就意味著人們對于半導體芯片每一道制程工藝的要求也隨之提高，其中就包括掩膜的制造。常用的形成掩膜的材料有氧化硅、氮化硅以及非晶硅等。而非晶硅材料相比于氧化硅、氮化硅，具有成本低、圖像易形成、刻蝕時選擇性高等優點，現已廣泛應用于立體場效應晶體管中，例如，鰭式場效應晶體管；而在高度集成的立體場效應晶體管中，例如制程節點小于10nm的鰭式場效應晶體管，選用非晶硅作為掩膜材料已經成為了主流。但是高質量的掩膜圖案的在形成時困難重重。

現在已有的形成掩膜圖案的方法為：在掩膜上涂布光阻，在光阻的間隙中注入一次硼離子，然后去除光阻和非晶硅材料。但是，由于非晶硅材料自身密度較小，因此使用非晶硅材料的芯片，存在許多空隙，而空隙越多，硼離子在注入時的擴散和散射現象就越明顯。久而久之，掩膜的表面會變得粗糙不平整，進而對接下來的刻蝕造成影響。

另外，由于硼離子只注入一次，這樣一來，形成的掩膜圖案的橫截面形狀會出現梯形、倒梯形、甚至梭狀。這些不均勻的形狀會導致芯片在刻蝕的過程中，出現過刻蝕或不完全刻蝕的情況。

發明內容

本發明的目的在于解決現有技術中，掩膜圖案形成的質量不高的問題。本發明提供了一種掩膜圖案的形成方法以及用這種方法制備得到的鰭式場效應晶體管，可提高掩膜圖案形成的質量。更進一步，可以降低掩膜表面的粗糙程度。

為解決上述技術問題，本發明的實施方式公開了一種掩膜圖案的形成方法，包括以下步驟：沉積形成掩膜層；在掩膜層上形成光阻層圖案；經由光阻層圖案的間隔，向掩膜層中植入掩膜層空隙填充物；經由光阻層圖案的間隔，向掩膜層中植入掩膜層植入物；去除光阻層圖案，及光阻層圖案遮擋的掩膜層。

采用上述技術方案，可以提高掩膜圖案的形成質量，避免出現過刻蝕或不完全刻蝕的情況。

根據本發明的另一具體實施方式，本發明的實施方式公開的一種掩膜圖案的形成方法，掩膜層的材料為非晶硅。

采用上述技術方案，掩膜的成本更低、圖像更易形成、刻蝕時選擇性更高。

根據本發明的另一具體實施方式，本發明的實施方式公開的一種掩膜圖案的形成方法，掩膜層空隙填充物為碳、鍺、錫、鉛、鈇中的至少一種，且植入掩膜層空隙填充物的次數為至少一次。

采用上述技術方案，可以填充非晶硅材料中的空隙，使掩膜的表面更光滑平整。

根據本發明的另一具體實施方式，本發明的實施方式公開的一種掩膜圖案的形成方法，掩膜層植入物為硼、鎵、銦中的至少一種，且植入掩膜層植入物的次數為至少一次。

采用上述技術方案，可以有效地填充非晶硅材料的空隙，使掩膜圖案的橫截面的形狀更規則。