[發明專利]一種減小失調電壓的比較器、存儲芯片及存儲器

在審

• 申請號: 201910090732.7
• 申請日: 2019-01-30
• 公開（公告）號: CN109600130A
• 公開（公告）日: 2019-04-09
• 發明（設計）人: 馬亮;張登軍;查小芳;趙士鈺;劉大海;楊小龍;安友偉;李迪;張亦鋒;逯釗琦
• 申請（專利權）人: 珠海博雅科技有限公司
• 主分類號: H03K5/24
• 分類號: H03K5/24;G11C16/04;G11C16/30
• 代理公司: 廣州嘉權專利商標事務所有限公司 44205
• 代理人: 陳慧華

本發明公開了一種減小失調電壓的比較器、存儲芯片及存儲器，包括次級放大電路和作為輸入對管的第一浮柵管和第二浮柵管，所述第一浮柵管的漏極和第二浮柵管的漏極分別連接到所述次級放大電路，使用浮柵管作為比較器的輸入對管，實際上利用了浮柵管的閾值電壓可以調整的特性，利用相應的測試模式測試和調整閾值電壓，從而精密控制失調電壓到很低的級別，同時硬件開銷微小。

技術領域

本發明涉及一種比較器，特別是一種減小失調電壓的比較器、存儲芯片及存儲器。

背景技術

比較器在閃存設計中廣泛采用，但是隨著半導體制程的提高，傳統形式的比較器的失調電壓變得更加嚴重，按照通常的做法，在不改變比較器結構的前提下，采用動態校準等方法來減小失調電壓，但這需要額外的硬件開銷，使得閃存的成本增加，不利于企業發展。

發明內容

為解決上述問題，本發明提供了一種減小失調電壓的比較器、存儲芯片及存儲器，利用浮柵管的特性和調試優勢，使比較器的失調電壓大大減小。

本發明解決其問題所采用的技術方案是：

一種減小失調電壓的比較器，包括次級放大電路和作為輸入對管的第一浮柵管和第二浮柵管，所述第一浮柵管的漏極和第二浮柵管的漏極分別連接到所述次級放大電路。

進一步，還包括源極電壓控制MOS管，所述第一浮柵管和第二浮柵管的源極相連接并接到所述源極電壓控制MOS管的漏極，所述源極電壓控制MOS管的源極連接數字地。

進一步，所述次級放大電路包括第一MOS管、第二MOS管、第三MOS管和第四MOS管，所述第一MOS管和第二MOS管共源極，所述第一MOS管的漏極和第二MOS管的漏極分別連接所述第三MOS管的漏極和第四MOS管的漏極，所述第三MOS管的源極和第四MOS管的源極分別連接第一浮柵管的漏極和第二浮柵管的漏極，所述第一MOS管的柵極和第三MOS管的柵極均連接到所述第二MOS管的漏極，所述第二MOS管的柵極和第四MOS管的柵極均連接到所述第一MOS管的漏極。

進一步，還包括用于使能控制的第一使能MOS管和第二使能MOS管，所述第一使能MOS管與第一MOS管并聯且所述第一使能MOS管的源極與所述第一MOS管的源極連接，所述第二使能MOS管與第二MOS管并聯且所述第二使能MOS管的源極與所述第二MOS管的源極連接，所述第一使能MOS管、第二使能MOS管、第一MOS管和第二MOS管的源極均連接到Vcc供電端。

進一步，所述第一MOS管和第二MOS管為P型MOS管，所述第三MOS管和第四MOS管為N型MOS管。

一種存儲芯片，包括有如上面任一所述的一種減小失調電壓的比較器。

一種存儲器，包括一個以上如上面所述的一種存儲芯片。

本發明實施例中提供的一個或多個技術方案，至少具有如下有益效果：使用浮柵管作為比較器的輸入對管，實際上利用了浮柵管的閾值電壓可以調整的特性，利用相應的測試模式測試和調整閾值電壓，從而精密控制失調電壓到很低的級別，同時硬件開銷微小。

附圖說明

下面結合附圖和實施例對本發明作進一步說明。

圖1是本發明實施例的電路圖；

圖2是傳統比較器的失調電壓分布圖；

圖3是本發明的失調電壓分布圖。

具體實施方式

為了使本發明的目的、技術方案及優點更加清楚明白，以下結合附圖及實施例，對本發明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅用以解釋本發明，并不用于限定本發明。需要說明的是，如果不沖突，本發明實施例中的各個特征可以相互結合，均在本發明的保護范圍之內。