[發明專利]一種減小失調電壓的比較器、存儲芯片及存儲器在審
| 申請號： | 201910090732.7 | 申請日： | 2019-01-30 |
| 公開（公告）號： | CN109600130A | 公開（公告）日： | 2019-04-09 |
| 發明（設計）人： | 馬亮;張登軍;查小芳;趙士鈺;劉大海;楊小龍;安友偉;李迪;張亦鋒;逯釗琦 | 申請（專利權）人： | 珠海博雅科技有限公司 |
| 主分類號： | H03K5/24 | 分類號： | H03K5/24;G11C16/04;G11C16/30 |
| 代理公司： | 廣州嘉權專利商標事務所有限公司 44205 | 代理人： | 陳慧華 |
| 地址： | 519080 廣東省珠海市唐家灣鎮大學路*** | 國省代碼： | 廣東;44 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 浮柵 失調電壓 比較器 次級放大電路 存儲芯片 輸入對管 閾值電壓 存儲器 減小 漏極 測試模式 精密控制 硬件開銷 測試 | ||
1.一種減小失調電壓的比較器，其特征在于：包括次級放大電路和作為輸入對管的第一浮柵管和第二浮柵管，所述第一浮柵管的漏極和第二浮柵管的漏極分別連接到所述次級放大電路。
2.根據權利要求1所述的一種減小失調電壓的比較器，其特征在于：還包括源極電壓控制MOS管，所述第一浮柵管和第二浮柵管的源極相連接并接到所述源極電壓控制MOS管的漏極，所述源極電壓控制MOS管的源極連接數字地。
3.根據權利要求1所述的一種減小失調電壓的比較器，其特征在于：所述次級放大電路包括第一MOS管、第二MOS管、第三MOS管和第四MOS管，所述第一MOS管和第二MOS管共源極，所述第一MOS管的漏極和第二MOS管的漏極分別連接所述第三MOS管的漏極和第四MOS管的漏極，所述第三MOS管的源極和第四MOS管的源極分別連接第一浮柵管的漏極和第二浮柵管的漏極，所述第一MOS管的柵極和第三MOS管的柵極均連接到所述第二MOS管的漏極，所述第二MOS管的柵極和第四MOS管的柵極均連接到所述第一MOS管的漏極。
4.根據權利要求3所述的一種減小失調電壓的比較器，其特征在于：還包括用于使能控制的第一使能MOS管和第二使能MOS管，所述第一使能MOS管與第一MOS管并聯且所述第一使能MOS管的源極與所述第一MOS管的源極連接，所述第二使能MOS管與第二MOS管并聯且所述第二使能MOS管的源極與所述第二MOS管的源極連接，所述第一使能MOS管、第二使能MOS管、第一MOS管和第二MOS管的源極均連接到Vcc供電端。
5.根據權利要求3所述的一種減小失調電壓的比較器，其特征在于：所述第一MOS管和第二MOS管為P型MOS管，所述第三MOS管和第四MOS管為N型MOS管。
6.一種存儲芯片，其特征在于：包括有如權利要求1-5任一所述的一種減小失調電壓的比較器。
7.一種存儲器，其特征在于：包括一個以上如權利要求6所述的一種存儲芯片。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于珠海博雅科技有限公司，未經珠海博雅科技有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201910090732.7/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：延遲單元及延遲線電路
- 下一篇：低功率芯片
