[發明專利]半導體存儲裝置

有效

• 申請號: 201910085556.8
• 申請日: 2019-01-29
• 公開（公告）號: CN110911498B
• 公開（公告）日: 2023-09-26
• 發明（設計）人: 山下博幸;森伸二;澤敬一;松尾和展;松田和久;齋藤雄太;高橋篤史;田中正幸
• 申請（專利權）人: 鎧俠股份有限公司
• 主分類號: H01L29/792
• 分類號: H01L29/792;H10B43/27;H10B43/35
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 夏斌

實施方式提供一種可靠性提高了的半導體存儲裝置。實施方式的半導體存儲裝置具備：半導體層；柵極電極；第1絕緣層，設置于半導體層與柵極電極之間；第2絕緣層，設置于第1絕緣層與柵極電極之間；區域，設置于第1絕緣層與第2絕緣層之間，且包含金屬或半導體；以及覆蓋層，包圍區域，且包含硅以及氮。

本申請享受以日本專利申請2018-174322號(申請日：2018年9月18日)為基礎申請的優先權。本申請通過參照該基礎申請而包括基礎申請的全部內容。

技術領域

本發明的實施方式涉及一種半導體存儲裝置。

背景技術

作為NAND型閃存器的存儲單元類型之一，存在MONOS(Metal-Oxide-Nitride-Oxide-Silicon)型存儲單元。在MONOS型存儲單元中，例如，使被氧化硅層夾著的氮化硅層作為電荷蓄積層起作用。通過使氮化硅層蓄積電荷，由此進行數據的寫入。另外，通過釋放蓄積于氮化硅層的電荷，由此進行數據的刪除。

在MONOS型存儲單元中，除了氮化硅層之外，有時還設置金屬層作為電荷蓄積層。通過設置金屬層，電荷蓄積層的電荷蓄積量增加，存儲特性提高。但是，金屬層中的金屬會擴散到電荷蓄積層周圍的絕緣層，使存儲特性劣化，由此可靠性有可能降低。

發明內容

本發明的實施方式提供一種可靠性提高了的半導體存儲裝置。

實施方式的半導體存儲裝置具備：半導體層；柵極電極；第1絕緣層，設置于半導體層與柵極電極之間；第2絕緣層，設置于第1絕緣層與柵極電極之間；設置于第1絕緣層與第2絕緣層之間的包含金屬或半導體的區域；以及覆蓋層，包圍區域，且包含硅以及氮。

附圖說明

圖1是第1實施方式的半導體存儲裝置的存儲單元陣列的電路圖。

圖2是第1實施方式的半導體存儲裝置的存儲器串(memory?string)的一部分的示意截面圖。

圖3是第1實施方式的半導體存儲裝置的存儲器串的一部分的放大示意截面圖。

圖4是表示第1實施方式的半導體存儲裝置的制造方法的一例的示意截面圖。

圖5是表示第1實施方式的半導體存儲裝置的制造方法的一例的示意截面圖。

圖6是表示第1實施方式的半導體存儲裝置的制造方法的一例的示意截面圖。

圖7是表示第1實施方式的半導體存儲裝置的制造方法的一例的示意截面圖。

圖8是表示第1實施方式的半導體存儲裝置的制造方法的一例的示意截面圖。

圖9是表示第1實施方式的半導體存儲裝置的制造方法的一例的示意截面圖。

圖10是表示第1實施方式的半導體存儲裝置的制造方法的一例的示意截面圖。

圖11是表示第1實施方式的半導體存儲裝置的制造方法的一例的示意截面圖。

圖12是表示第1實施方式的半導體存儲裝置的制造方法的一例的示意截面圖。

圖13是表示第1實施方式的半導體存儲裝置的制造方法的一例的示意截面圖。

圖14是表示第1實施方式的半導體存儲裝置的制造方法的一例的示意截面圖。

圖15是表示第1實施方式的半導體存儲裝置的制造方法的一例的示意截面圖。

圖16是第1比較例的半導體存儲裝置的存儲器串的一部分的放大示意截面圖。

圖17是第2比較例的半導體存儲裝置的存儲器串的一部分的放大示意截面圖。

圖18是第3比較例的半導體存儲裝置的存儲器串的一部分的放大示意截面圖。