[發明專利]半導體工藝方法

在審

• 申請號: 201910085468.8
• 申請日: 2019-01-29
• 公開（公告）號: CN110634745A
• 公開（公告）日: 2019-12-31
• 發明（設計）人: 張家敖;余德偉;陳建豪;盧永誠
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78
• 代理公司: 72003 隆天知識產權代理有限公司
• 代理人: 黃艷

本發明實施例一般而言涉及例如在高深寬比溝槽中形成一結構。在一實施例中，提供一種半導體工藝方法。此方法包括在一基板上形成多個鰭片。鰭片的側壁和鰭片的側壁之間的一底表面在鰭片之間界定一溝槽。此方法包括在鰭片之上形成一柵極結構。柵極結構具有一側壁，側壁中形成有一缺陷區。此方法包括形成一填充層以填充柵極結構的側壁中的缺陷區。

技術領域

本發明實施例涉及半導體工藝方法，特別涉及圖案化層中填充缺陷的半導體工藝方法。

背景技術

隨著半導體產業逐步發展為納米技術工藝節點，以追求更高的裝置密度、更高的性能和更低的成本，制造和設計問題的挑戰已造成三維設計的發展，例如鰭式場效晶體管(Fin Field Effect Transistor,FinFET)。FinFET裝置通常包括具有高深寬比(aspectratios)的半導體鰭片，且于半導體鰭片中形成溝槽和源極/漏極區。利用增加的溝槽表面積的優勢，在鰭片結構的側面之上并沿著鰭片結構的側面形成柵極(例如，包覆(wrapping)鰭片結構的側面)，以產生更快、更可靠和更好控制的半導體晶體管裝置。然而，隨著尺寸的減小，將薄膜沉積在具有小尺寸的高深寬比溝槽中具有挑戰性。

發明內容

本發明的一實施例提供一種半導體工藝方法。此方法包括在一基板上形成多個鰭片。鰭片的側壁和鰭片的側壁之間的一底表面在鰭片之間界定一溝槽。此方法包括在鰭片之上形成一柵極結構。柵極結構具有一側壁，側壁具有一缺陷區形成于側壁中。此方法包括形成一填充層，以在柵極結構的側壁中填充缺陷區。

本發明的一實施例提供一種半導體工藝方法。此方法包括進行一順應性沉積工藝，以在一底表面之上并沿著一基板的一部件的側壁表面形成一薄膜，以用薄膜填充此部件。此方法包括圖案化薄膜，以形成具有一側壁的一結構。結構的側壁具有位于側壁中的一缺陷區。此方法包括在結構的側壁上進行一處理工藝。此方法包括沿著結構的側壁形成一填充層，以填充缺陷區。此方法包括從結構的側壁蝕刻填充層。填充層的一部分在蝕刻后保留于缺陷區中。

本發明的一實施例提供一種半導體工藝方法。此方法包括在一基板上形成多個鰭片。鰭片的側壁和鰭片的側壁之間的一底表面在鰭片之間界定一溝槽。此方法包括在溝槽中沉積一硅柵極層。硅柵極層通過從鰭片的側壁橫向成長而合并。硅柵極層包括形成于硅柵極層中的一或多個縫隙和/或孔洞。此方法包括圖案化硅柵極層，以在鰭片之上形成一虛設柵極結構。虛設柵極結構具有一頂表面和側壁，側壁上暴露有一些此一或多個縫隙和/或孔洞。此方法包括對虛設柵極結構的側壁和頂表面以及此些一或多個縫隙和/或孔洞的表面以氫進行處理。此方法包括沿著虛設柵極結構的側壁和頂表面沉積一硅層。此沉積填充此些一或多個縫隙和/或孔洞。此方法包括進行一蝕刻工藝，以從虛設柵極結構的側壁和頂表面移除硅層。在進行蝕刻工藝后，硅層的各個部分保留在此些一或多個縫隙和/或孔洞中。

附圖說明

通過以下的詳述配合附圖，我們能更加理解本發明實施例的內容。需強調的是，根據產業上的標準慣例，許多部件(feature)并未按照比例繪制。事實上，為了能清楚地討論，這些部件的尺寸可能被任意地增加或減少。

圖1顯示根據一些實施例用于制造半導體裝置結構的范例方法的工藝流程。

圖2、圖3、圖4A、圖4B、圖5A-圖5D、圖6A-圖6C、圖7A-圖7C、圖8A-圖8C、圖9A-圖9C和圖10A-圖10C圖顯示范例性半導體裝置結構的各種示意性三維和剖面視圖，其對應于根據一些實施例的各種制造階段。

其中，附圖標記說明如下：

100 工藝流程

102-118 操作

200 半導體裝置結構

202 半導體基板

204 鰭片

206 溝槽