[發明專利]半導體裝置與制作半導體裝置的方法

有效

• 申請號: 201910085467.3
• 申請日: 2019-01-29
• 公開（公告）號: CN110534420B
• 公開（公告）日: 2022-05-24
• 發明（設計）人: 洪政雄;汪柏澍
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L29/423;H01L23/58;H01L27/02
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 黃艷

1.一種制作半導體裝置的方法，包括：

沉積一第一介電層于一半導體基板芯片上；

圖案化該第一介電層上的一導電層，以產生至少一裝置區與至少一虛置圖案區，其中該至少一裝置區包括多個第一導電圖案，且該至少一虛置圖案區包括多個第二導電圖案，以控制芯片內變異，其中該至少一虛置圖案區中的一第一面積與一第二面積之間的比例介于40％至90％之間，其中該第一面積為該多個第二導電圖案覆蓋該第一介電層的總面積，且該第二面積為不具有該多個第二導電圖案的該第一介電層的總面積。

2.如權利要求1所述的制作半導體裝置的方法，其中該導電層包括多晶硅。

3.如權利要求1所述的制作半導體裝置的方法，其中該至少一虛置圖案區在該至少一裝置區之外。

4.如權利要求1所述的制作半導體裝置的方法，其中該至少一虛置圖案區各自具有一第一寬度，該至少一裝置區具有一第二寬度，且該第一寬度至少為該第二寬度的一半。

5.如權利要求1所述的制作半導體裝置的方法，其中該至少一虛置圖案區中的該多個第二導電圖案各自包括一第一幾何尺寸，該至少一裝置區中的該多個第一導電圖案包括一第二幾何尺寸，且該第一幾何尺寸為該第二幾何尺寸的±30％。

6.如權利要求1所述的制作半導體裝置的方法，還包括：

圖案化該第一介電層上的一第一光刻膠層；

蝕刻該第一介電層；以及

形成至少一導電結構于該半導體基板芯片上。

7.如權利要求1所述的制作半導體裝置的方法，還包括：

成長一第二介電層于該半導體基板芯片上；

沉積該導電層于該半導體基板芯片上；以及

退火具有該多個第一導電圖案于該至少一裝置區與該多個第二導電圖案于該至少一虛置圖案區的圖案化的該導電層。

8.一種半導體裝置，包括：

至少一裝置區；以及

至少一虛置圖案區，

其中該至少一裝置區與該至少一虛置圖案區圖案化于一半導體基板芯片上的一第一介電層上，其中該至少一裝置區包括多個第一導電圖案，且該至少一虛置圖案區包括多個第二導電圖案，以控制芯片內變異，其中該至少一虛置圖案區中的一第一面積與一第二面積之間的比例介于40％至90％之間，其中該第一面積為該多個第二導電圖案覆蓋該第一介電層的總面積，且該第二面積為不具有該多個第二導電圖案的該第一介電層的總面積。

9.如權利要求8所述的半導體裝置，其中該導電層包括多晶硅。

10.如權利要求8所述的半導體裝置，其中該至少一虛置圖案區在該至少一裝置區之外。

11.如權利要求8所述的半導體裝置，其中該至少一虛置圖案區具有一第一寬度，該至少一裝置區具有一第二寬度，且該第一寬度至少為該第二寬度的一半。

12.如權利要求8所述的半導體裝置，其中該至少一虛置圖案區中的該多個第二導電圖案各自包括一第一幾何尺寸，該至少一裝置區中的該多個第一導電圖案包括一第二幾何尺寸，且該第一幾何尺寸為該第二幾何尺寸的±30％。

13.如權利要求8所述的半導體裝置，還包括：

至少一導電結構于該半導體基板芯片中；以及

至少一淺溝槽隔離結構于該半導體基板芯片中。