[發明專利]外延基板及其制造方法

有效

• 申請號: 201910085205.7
• 申請日: 2019-01-29
• 公開（公告）號: CN110350021B
• 公開（公告）日: 2022-11-08
• 發明（設計）人: 施英汝;莊志遠;李奇澤;范俊一;徐文慶
• 申請（專利權）人: 環球晶圓股份有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L21/18
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 羅英;臧建明

本發明提供一種外延基板及其制造方法。所述外延基板包括元件基板與處理基板。元件基板具有相對的第一表面與第二表面以及介于第一與第二表面之間的斜面。所述處理基板則接合于所述元件基板的第二表面，其中元件基板的氧含量小于處理基板的氧含量，且所述元件基板的斜面與處理基板之間具有大于90°的接合角度。

技術領域

本發明涉及一種基板及其制造方法，尤其涉及一種外延基板及其制造方法。

背景技術

外延(Epitaxy)是指在晶片上長出新結晶，以形成半導體層的技術。由于以外延制造所形成的膜層具有純度高、厚度控制性佳等優點，因此已經廣泛應用于射頻元件或功率元件的制造中。

目前使用SOI(硅絕緣體)晶片來進行外延的技術，但又因機臺高速旋轉會使其SOI晶片接面處容易和載臺碰撞造成碎邊和污染問題，并且在晶片邊緣產生缺陷。這種缺陷會影響到后續形成的元件，而導致元件質量不佳。

由于外延制造中，基板邊緣往往會受到最大的應力，無論是外延裂縫(crack)或是基板的滑移線(slip line)皆會從基板的邊緣向外延面中心延伸。

另外，在外延和基板界面常有本身外延材料引發自發極化或者因外延和基板晶格不匹配引發壓電極化或外延層原子擴散至基板，而產生外延和基板界面電阻降低(interface loss)的問題。

除此之外，若是外延基板與外延層之間的應力過大，更嚴重還有可能導致基板破裂。

另外，若是需求的外延基板為SOI基板，則在內埋氧化物層(BOX)及基板界面處易形成高導電性電荷反轉層或累積層，其會降低基板電阻率且產生寄生功率損失。

一般而言，高電阻率基板的抗折強度較差，所以容易發生破損，而且后續的高溫制造可能導致含有如氧原子的基板產生熱致施體(thermal donor)，造成基板電阻下降，故為了符合后續客戶需求，設計一種“高阻且高強度且低氧”的芯片。

發明內容

本發明提供一種外延基板，可以防止晶片接面處有碎邊和污染問題，進而改善外延時容易在晶片邊緣產生缺陷的問題，同時具有高阻且高強度且低氧的特性。

本發明另提供一種外延基板的制造方法，適于制作出高阻、高強度以及低氧的外延基板。

本發明的外延基板包括元件基板與處理基板，所述元件基板具有相對的第一表面與第二表面以及介于所述第一表面與所述第二表面之間的斜面。而處理基板則接合于所述元件基板的所述第二表面，其中所述元件基板的氧含量小于所述處理基板的氧含量，且元件基板的所述斜面與處理基板之間具有大于90°的接合角度。

在本發明的一實施例中，上述元件基板的電阻率大于上述處理基板的電阻率。

在本發明的一實施例中，上述元件基板的電阻率大于100ohm-cm。

在本發明的一實施例中，上述元件基板的厚度介于100微米至200微米之間。

在本發明的一實施例中，上述元件基板的晶向誤差小于±0.05度。

在本發明的一實施例中，上述接合角度為100°至170°。

在本發明的一實施例中，上述斜面朝向上述處理基板的投影長度介于600微米至800微米之間。

在本發明的一實施例中，上述元件基板的氧含量小于5ppma。

在本發明的一實施例中，上述外延基板還可包括接合層，設置于所述處理基板與所述元件基板之間。

在本發明的一實施例中，上述外延基板還可包括電荷捕捉層，設置在所述處理基板與所述接合層之間。

在本發明的一實施例中，上述外延基板還可包括保護層，設置在所述處理基板未接合于所述元件基板的表面上。