[發(fā)明專利]半導(dǎo)體封裝

在審

• 申請?zhí)枺?/td>: 201910072644.4
• 申請日: 2019-01-25
• 公開（公告）號: CN110190050A
• 公開（公告）日: 2019-08-30
• 發(fā)明（設(shè)計）人: 宋垠錫;金燦景;黃泰周
• 申請（專利權(quán)）人: 三星電子株式會社
• 主分類號: H01L25/18
• 分類號: H01L25/18;H01L23/538;H01L23/49
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司 11021
• 代理人: 潘軍

1.一種半導(dǎo)體封裝，包括：

存儲器子封裝，包括第一連接層以及設(shè)置在所述第一連接層上的多個存儲器芯片；

邏輯子封裝，包括第二連接層、設(shè)置在所述第二連接層上的控制器芯片、以及連接到所述控制器芯片和所述多個存儲器芯片的緩沖器芯片；以及

多個封裝間連接構(gòu)件，每個封裝間連接構(gòu)件連接所述存儲器子封裝和所述邏輯子封裝，

其中，所述緩沖器芯片經(jīng)由各自具有第一數(shù)據(jù)傳輸速率的多條第一數(shù)據(jù)傳輸線連接到所述多個存儲器芯片，所述緩沖器芯片經(jīng)由各自具有第二數(shù)據(jù)傳輸速率的多條第二數(shù)據(jù)傳輸線連接到所述控制器芯片，并且所述第一數(shù)據(jù)傳輸速率小于所述第二數(shù)據(jù)傳輸速率。

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝，其中，所述多條第一數(shù)據(jù)傳輸線的數(shù)量大于所述多條第二數(shù)據(jù)傳輸線的數(shù)量。

3.根據(jù)權(quán)利要求2所述的半導(dǎo)體封裝，其中，所述多條第一數(shù)據(jù)傳輸線的數(shù)量是所述多條第二數(shù)據(jù)傳輸線的數(shù)量的偶數(shù)倍。

4.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝，其中，所述多條第一數(shù)據(jù)傳輸線的數(shù)量與所述第一數(shù)據(jù)傳輸速率的乘積基本等同于所述多條第二數(shù)據(jù)傳輸線的數(shù)量與所述第二數(shù)據(jù)傳輸速率的乘積。

5.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝，其中，所述多條第一數(shù)據(jù)傳輸線中的每一條的電阻大于所述多條第二數(shù)據(jù)傳輸線中的每一條的電阻。

6.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝，其中，所述緩沖器芯片包括串并轉(zhuǎn)換電路。

7.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝，其中，所述緩沖器芯片與所述第一連接層間隔開。

8.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝，其中，所述邏輯子封裝是扇出類型。

9.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝，其中，所述邏輯子封裝還包括設(shè)置在所述控制器芯片上方的第三連接層以及多個層間連接構(gòu)件，每個層間連接構(gòu)件在所述第三連接層和所述第二連接層之間延伸。

10.根據(jù)權(quán)利要求9所述的半導(dǎo)體封裝，其中，所述緩沖器芯片設(shè)置在所述第三連接層上。

11.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝，其中，所述緩沖器芯片與所述控制器芯片并排設(shè)置在所述第二連接層的頂表面上。

12.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝，其中，所述緩沖器芯片設(shè)置在所述第二連接層的底表面上。

13.一種半導(dǎo)體封裝，包括：

第一連接層，包括第一絕緣層和多個第一導(dǎo)電圖案；

第二連接層，設(shè)置在所述第一連接層下方，所述第二連接層包括第二絕緣層和第二導(dǎo)電圖案；

第三連接層，設(shè)置在所述第一連接層和所述第二連接層之間，所述第三連接層包括第三絕緣層和多個第三導(dǎo)電圖案；

多個封裝間連接構(gòu)件，每個封裝間連接構(gòu)件連接所述第三連接層和所述第一連接層；

多個層間連接構(gòu)件，每個層間連接構(gòu)件在所述第三連接層和所述第二連接層之間延伸；

所述第一連接層上的多個存儲器芯片；

所述第二連接層上的控制器芯片；以及

所述第三連接層上的緩沖器芯片，

其中，所述緩沖器芯片經(jīng)由各自具有第一數(shù)據(jù)傳輸速率的多條第一數(shù)據(jù)傳輸線連接到所述多個存儲器芯片，所述緩沖器芯片經(jīng)由各自具有第二數(shù)據(jù)傳輸速率的多條第二數(shù)據(jù)傳輸線連接到所述控制器芯片，并且所述第一數(shù)據(jù)傳輸速率小于所述第二數(shù)據(jù)傳輸速率。

14.根據(jù)權(quán)利要求13所述的半導(dǎo)體封裝，其中，所述多條第一數(shù)據(jù)傳輸線中的每一條包括所述多個第一導(dǎo)電圖案中的至少一個、所述多個封裝間連接構(gòu)件中的一個、以及所述多個第三導(dǎo)電圖案中的至少一個。