[發明專利]一種具有快速數據旁路結構的四級流水線RISC-V處理器

在審

• 申請號: 201910069403.4
• 申請日: 2019-01-24
• 公開（公告）號: CN109918130A
• 公開（公告）日: 2019-06-21
• 發明（設計）人: 譚洪舟;何逸飛;路崇;魏新元;謝舜道;廖普輝;梁羽開;周永坤
• 申請（專利權）人: 中山大學
• 主分類號: G06F9/30
• 分類號: G06F9/30
• 代理公司: 廣州粵高專利商標代理有限公司 44102
• 代理人: 林麗明

本發明提供一種具有快速數據旁路結構的四級流水線RISC?V處理器，具有四級流水線結構，當執行非Load指令以外的運算時，進行直接旁路，有效數據流水線變為三級，以加快運算速度。上述結構相比于傳統的四級流水線，減少了大部分指令的指令周期以及數據冒險出現的頻率，大大提高了處理器的性能。四級流水線結構分別為取指模塊、譯碼模塊、執行模塊和寫回模塊。取指模塊能根據當前周期從指令存儲器中取回的指令以及外部控制信號生成下一條指令的PC；譯碼模塊用于提取出指令的操作碼、功能碼、源寄存器、目的寄存器和立即數，并從通用寄存器中取值；執行模塊負責執行各種算數運算；寫回模塊用于記錄訪存指令的信息并將從存儲器中讀取到的數據寫入通用寄存器。

技術領域

本發明涉及數字集成電路設計領域，更具體地，涉及一種具有快速數據旁路結構的四級流水線RISC-V處理器。

背景技術

近年來，隨著物聯網技術的快速發展，市場對用于智能終端上的低功耗、高性能處理器需求越來越大。如何在降低成本與功耗的同時滿足智能終端對處理器的性能需求，是一個較為熱門的研究方向。RISC-V指令集是基于精簡指令集計算(RISC)原理建立的開源指令集架構(ISA)。相比于主流的ARM和x86指令集，RISC-V具有以下優點：

1.RISC-V基金會不收取任何授權費，RISC-V指令集本身完全開源，使用BSD協議。這一點很大程度上降低了處理器的成本。

2.采用簡潔與先進的設計理念，摒棄了上個世紀中一些不合理的ISA設計思想，使用了計算機體系結構經過多年發展所積累的比較成熟的技術與理論，并且沒有背負向后兼容的歷史包袱。

3.有很多開源的RISC-V處理器實現，而ARM和x86處理器要么根本不開源，要么不允許對其修改，這使得RISC-V具有較低的學習成本。

4.RISC-V基金會負責對工具鏈進行維護，并且所有的工具鏈也是開源的。因此硬件設計人員無需擔心工具鏈的開發以及兼容性問題，只需專注于硬件設計，這也大大減輕了處理器的成本。

目前我國僅有少量專利涉及到RISC CPU的架構設計。授權公告號為CN 102221991A的發明專利公開了一種4位RISC微控制器；授權公告號為CN 101221494 A的發明專利公開了一種新型的8位RISC微控制器；授權公告號為CN 102262611 B的發明專利公開了一種16位的RISC CPU系統結構。這些低于32位的微處理器在處理常見的32位變量的算術運算時往往需要多條指令，性能難以達到需求。

32位微處理器具有強大的數值運算和尋址功能，它能夠覆蓋8位和16位微處理器的所有功能，因此在物聯網智能終端中所占的份額越來越大。授權公告號為CN 101256546A的發明專利公開了一種32位微處理器，但是其使用的指令集是發明人自己定義的，不具有通用性，而且沒有配套的工具鏈支持。

綜上所述，為了降低智能終端設備上微處理器的設計和研發成本，增強其通用性，需要設計一種新型的基于RISC-V指令集的32位CPU。

發明內容

針對現有的微處理器結構存在的不足和物聯網這個特定的應用場景，本發明提出了一種具有快速數據旁路結構的四級流水線RISC-V處理器。本發明通過結合RISC-V指令集的特性，對各級流水線單元的內部結構與控制信號進行了改進，達到了在滿足性能要求的前提下盡量降低芯片功耗與面積的目的。

本發明提出一種具有快速數據旁路結構的四級流水線RISC-V處理器，本發明采用的技術方案是：

本發明提出的一種具有快速數據旁路結構的四級流水線RISC-V處理器，其特征在于，包括可根據指令類型動態調整的總長為四級的四級流水線結構、訪存單元、異常/中斷處理單元、若干個寄存器、存儲器，

所述的存儲器包括指令存儲器和數據存儲器；