[發明專利]一種具有快速數據旁路結構的四級流水線RISC-V處理器在審
| 申請號: | 201910069403.4 | 申請日: | 2019-01-24 |
| 公開(公告)號: | CN109918130A | 公開(公告)日: | 2019-06-21 |
| 發明(設計)人: | 譚洪舟;何逸飛;路崇;魏新元;謝舜道;廖普輝;梁羽開;周永坤 | 申請(專利權)人: | 中山大學 |
| 主分類號: | G06F9/30 | 分類號: | G06F9/30 |
| 代理公司: | 廣州粵高專利商標代理有限公司 44102 | 代理人: | 林麗明 |
| 地址: | 510275 廣東*** | 國省代碼: | 廣東;44 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 四級流水線 指令 處理器 運算 通用寄存器 快速數據 旁路結構 譯碼模塊 取指 寫回 讀取 外部控制信號 指令存儲器 存儲器 訪存指令 有效數據 源寄存器 指令周期 操作碼 傳統的 功能碼 寄存器 立即數 旁路 取回 流水線 算數 寫入 記錄 | ||
1.一種具有快速數據旁路結構的四級流水線RISC-V處理器,其特征在于,包括可根據指令類型動態調整的總長為四級的四級流水線結構、訪存單元、異常/中斷處理單元、若干個寄存器、存儲器,
所述的存儲器包括指令存儲器和數據存儲器;
所述的寄存器包括通用寄存器,用于暫存數據與傳送數據;
所述的訪存單元與指令存儲器、數據存儲器直接相連,向指令存儲器和數據存儲器發送讀寫命令,將指令存儲器和數據存儲器傳來的反饋信號發送給寫回模塊;
所述的異常/中斷處理單元用于檢測CPU在執行指令時遇到的異常以及接收外部向CPU傳來的中斷信號,然后根據不同的異常原因和中斷源決定CPU執行的異常/中斷服務函數;
所述的四級流水線結構分別為取指模塊、譯碼模塊、執行模塊和寫回模塊,取指模塊能根據當前周期從指令存儲器中取回的指令以及外部控制信號生成下一條指令的PC;譯碼模塊用于提取出指令的操作碼、功能碼、源寄存器、目的寄存器和立即數,并從通用寄存器中取值;執行模塊負責執行各種算數運算;寫回模塊用于記錄訪存指令的信息并將從存儲器中讀取到的數據寫入通用寄存器。
2.根據權利要求1所述的具有快速數據旁路結構的四級流水線RISC-V處理器,其特征在于,存儲器與CPU之間的數據總線和地址總線的寬度均為32位。
3.根據權利要求2所述的具有快速數據旁路結構的四級流水線RISC-V處理器,其特征在于,所述的取指模塊包括PC寄存器、指令暫存單元、壓縮指令擴展單元、返回地址線和分支預測單元,
所述的PC寄存器中存儲了當前周期中指令存儲器傳給取指模塊的指令對應的PC;
所述的指令暫存單元用于存儲取出的32位數據的高16位并將其與取出的32位數據的低16位重新組成32位數據傳給壓縮指令擴展單元;
所述的壓縮指令擴展單元用于判斷指令暫存單元傳過來的32位數據的低16位是否為一條壓縮指令,若是壓縮指令則將其擴展為32位的普通指令;否則不做任何處理;
所述的返回地址棧用于存放程序在調用函數時使用的返回地址;
所述的分支預測單元用于在取指模塊從指令存儲器中取回的指令是跳轉指令時,分支預測單元會對跳轉指令的下一條指令PC進行預測。
4.根據權利要求3所述的具有快速數據旁路結構的四級流水線RISC-V處理器,其特征在于,所述的譯碼模塊包括指令信息提取單元和跳轉指令處理單元,
所述的指令信息提取單元用于提取單元負責提取指令的操作碼、功能碼、源寄存器、目的寄存器和立即數,并且從通用寄存器的讀端口中讀出所需數據;
所述的跳轉指令處理單元用于驗證取值模塊對跳轉指令的預測結果是否正確,若預測正確則對棧頂元素執行出棧操作;若預測錯誤則需重新計算跳轉指令的跳轉目標地址。
5.根據權利要求1所述的具有快速數據旁路結構的四級流水線RISC-V處理器,其特征在于,所述的執行模塊包括加法器、桶形移位器、邏輯運算器、硬件乘法器和除法控制器。
6.根據權利要求4所述的具有快速數據旁路結構的四級流水線RISC-V處理器,其特征在于,所述的跳轉指令包括無條件直接跳轉指令jal、無條件間接跳轉指令jalr、有條件直接跳轉指令bxx。
7.根據權利要求1所述的具有快速數據旁路結構的四級流水線RISC-V處理器,其特征在于,所述的執行模塊使用通用寄存器的寫端口1將需要的數據寫入通用寄存器,需要訪存的指令會進入第四級流水線。
8.根據權利要求1所述的具有快速數據旁路結構的四級流水線RISC-V處理器,其特征在于,所述的寫回模塊使用通用寄存器的寫端口2將LOAD型指令從存儲器中讀取的數據寫入通用寄存器。
9.根據權利要求1所述的具有快速數據旁路結構的四級流水線RISC-V處理器,其特征在于,所述的中斷信號來源于CPU控制的外設,包括定時器、模數/數模轉換器、通用IO、通用異步收發傳輸器和串行設備接口。
10.根據權利要求1或5所述的具有快速數據旁路結構的四級流水線RISC-V處理器,其特征在于,提取出指令的編碼過程中,譯碼模塊將檢查指令的編碼是否符合RISC-V的規定,若不符合則提醒異常;執行模塊在計算除法之前將檢測除數是否為0,若是0則提醒異常;訪存單元向存儲器發送讀/寫命令之前將檢測要訪問的地址是否對齊,若不對齊則提醒異常;異常/中斷處理單元記錄引起異常的指令和PC,并選擇異常處理函數。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中山大學,未經中山大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201910069403.4/1.html,轉載請聲明來源鉆瓜專利網。





