[發(fā)明專利]一種基于FPGA的四象限激光探測信號(hào)預(yù)處理裝置及方法

在審

• 申請?zhí)枺?/td>: 201910069270.0
• 申請日: 2019-01-24
• 公開（公告）號(hào): CN109634191A
• 公開（公告）日: 2019-04-16
• 發(fā)明（設(shè)計(jì)）人: 李昕;吳丹;趙帥楠;肖旻毅
• 申請（專利權(quán)）人: 西安深瞳智控技術(shù)有限公司
• 主分類號(hào): G05B19/042
• 分類號(hào): G05B19/042
• 代理公司: 西安通大專利代理有限責(zé)任公司 61200
• 代理人: 徐文權(quán)

本發(fā)明公開一種提高基于FPGA的四象限激光探測信號(hào)預(yù)處理裝置及方法，包括分別用于將4路激光回波信號(hào)由單端轉(zhuǎn)化為差分信號(hào)的4個(gè)差分驅(qū)動(dòng)電路，前兩個(gè)差分驅(qū)動(dòng)電路和后兩個(gè)差分驅(qū)動(dòng)電路的輸出端分別連接至1個(gè)雙通道可編程增益放大電路，每個(gè)雙通道可編程增益放大電路輸出端分別連接至1個(gè)雙通道高速ADC同時(shí)接受FPGA電路的實(shí)時(shí)控制。每個(gè)雙通道高速ADC輸出端均連接至FPGA電路，SPI FLASH芯片輸出端連接至FPGA電路，電源模塊輸出端連接至4個(gè)差分驅(qū)動(dòng)電路、2個(gè)雙通道可編程增益放大電路、2個(gè)雙通道高速ADC、FPGA電路、SPI FLASH芯片。本發(fā)明采用了大范圍的可編程放大電路、高速ADC、FPGA芯片實(shí)現(xiàn)對激光探測信號(hào)的預(yù)處理。

技術(shù)領(lǐng)域

本發(fā)明屬于激光制導(dǎo)技術(shù)領(lǐng)域，具體涉及一種基于FPGA的四象限激光探測信號(hào)預(yù)處理裝置及方法。

背景技術(shù)

激光探測在激光接收以及激光測距、通信、跟蹤、制導(dǎo)、雷達(dá)等研究和應(yīng)用中具有極其重要的作用，而對于激光回波信號(hào)的信號(hào)處理技術(shù)是激光探測、激光制導(dǎo)領(lǐng)域的核心技術(shù)。

目前的主流的激光信號(hào)處理技術(shù)是通過峰值保持電路將脈寬為500ns的脈沖信號(hào)通過峰值保持電路轉(zhuǎn)化為50us的高電平信號(hào)供MCU的外設(shè)ADC采集，由于峰值保持電路由分立元件搭建，存在抗噪聲能力弱，對小信號(hào)保持不穩(wěn)定的缺點(diǎn)。尤其在遠(yuǎn)距離探測時(shí)不能夠穩(wěn)定的輸出采集信號(hào)，MCU的外設(shè)ADC普遍為低速ADC，采樣速度太低，而且激光回波信號(hào)經(jīng)峰值保持電路后失去了原有信號(hào)的特征，不能進(jìn)行數(shù)字信號(hào)處理或者相干檢測，提高探測距離和捕獲率。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種基于FPGA的四象限激光探測信號(hào)預(yù)處理裝置及方法，以克服現(xiàn)有技術(shù)中的問題，本發(fā)明采用大增益的可編程增益放大電路實(shí)現(xiàn)最小增益調(diào)節(jié)步長為1dB的對激光回波信號(hào)幅度進(jìn)行實(shí)時(shí)快速精準(zhǔn)調(diào)節(jié)，由高速ADC進(jìn)行數(shù)模轉(zhuǎn)換后送入FPGA電路進(jìn)行激光回波信號(hào)濾波、檢測、提取等工作，實(shí)現(xiàn)激光探測前端預(yù)處理工作。

為達(dá)到上述目的，本發(fā)明采用如下技術(shù)方案：

一種基于FPGA的四象限激光探測信號(hào)預(yù)處理裝置，包括分別用于將四象限激光探測器輸出的4路單端模擬信號(hào)轉(zhuǎn)化為差分信號(hào)的4個(gè)差分驅(qū)動(dòng)電路，前2個(gè)差分驅(qū)動(dòng)電路和后2個(gè)差分驅(qū)動(dòng)電路的輸出端分別連接至1個(gè)雙通道可編程增益放大電路，每個(gè)雙通道可編程增益放大電路分別連接至1個(gè)雙通道高速ADC和FPGA電路，每個(gè)雙通道高速ADC均連接至FPGA電路，還包括SPI FLASH芯片和電源模塊，且SPI FLASH芯片的輸出端連接至FPGA電路，電源模塊輸出端連接至4個(gè)差分驅(qū)動(dòng)電路、2個(gè)雙通道可編程增益放大電路、2個(gè)雙通道高速ADC、FPGA電路及SPI FLASH芯片。

進(jìn)一步地，4個(gè)差分驅(qū)動(dòng)電路分別為用于將A路單端模擬信號(hào)轉(zhuǎn)化為差分信號(hào)的A象限差分驅(qū)動(dòng)電路，用于將B路單端模擬信號(hào)轉(zhuǎn)化為差分信號(hào)的B象限差分驅(qū)動(dòng)電路，用于將C路單端模擬信號(hào)轉(zhuǎn)化為差分信號(hào)的C象限差分驅(qū)動(dòng)電路，用于將D路單端模擬信號(hào)轉(zhuǎn)化為差分信號(hào)的D象限差分驅(qū)動(dòng)電路。

進(jìn)一步地，A象限差分驅(qū)動(dòng)電路和B象限差分驅(qū)動(dòng)電路的輸出端連接至AB象限雙通道可編程增益放大電路，C象限差分驅(qū)動(dòng)電路和D象限差分驅(qū)動(dòng)電路的輸出端連接至CD象限雙通道可編程增益放大電路。

進(jìn)一步地，AB象限雙通道可編程增益放大電路的輸出端連接至AB象限雙通道高速ADC，CD象限雙通道可編程增益放大電路的輸出端連接至CD象限雙通道高速ADC，AB象限雙通道可編程增益放大電路和CD象限雙通道可編程增益放大電路的SPI接口均連接至FPGA電路。

進(jìn)一步地，AB象限雙通道高速ADC和CD象限雙通道高速ADC均連接至FPGA電路。