[發(fā)明專利]一種基于FPGA的四象限激光探測信號預處理裝置及方法

在審

• 申請?zhí)枺?/td>: 201910069270.0
• 申請日: 2019-01-24
• 公開（公告）號: CN109634191A
• 公開（公告）日: 2019-04-16
• 發(fā)明（設計）人: 李昕;吳丹;趙帥楠;肖旻毅
• 申請（專利權）人: 西安深瞳智控技術有限公司
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 西安通大專利代理有限責任公司 61200
• 代理人: 徐文權

1.一種基于FPGA的四象限激光探測信號預處理裝置，其特征在于，包括分別用于將四象限激光探測器輸出的4路單端模擬信號轉化為差分信號的4個差分驅動電路，前2個差分驅動電路和后2個差分驅動電路的輸出端分別連接至1個雙通道可編程增益放大電路，每個雙通道可編程增益放大電路分別連接至1個雙通道高速ADC和FPGA電路，每個雙通道高速ADC均連接至FPGA電路，還包括SPI FLASH芯片和電源模塊，且SPI FLASH芯片的輸出端連接至FPGA電路，電源模塊輸出端連接至4個差分驅動電路、2個雙通道可編程增益放大電路、2個雙通道高速ADC、FPGA電路及SPI FLASH芯片。

2.根據(jù)權利要求1所述的一種基于FPGA的四象限激光探測信號預處理裝置，其特征在于，4個差分驅動電路分別為用于將A路單端模擬信號轉化為差分信號的A象限差分驅動電路(1)，用于將B路單端模擬信號轉化為差分信號的B象限差分驅動電路(2)，用于將C路單端模擬信號轉化為差分信號的C象限差分驅動電路(3)，用于將D路單端模擬信號轉化為差分信號的D象限差分驅動電路(4)。

3.根據(jù)權利要求2所述的一種基于FPGA的四象限激光探測信號預處理裝置，其特征在于，A象限差分驅動電路(1)和B象限差分驅動電路(2)的輸出端連接至AB象限雙通道可編程增益放大電路(5)，C象限差分驅動電路(3)和D象限差分驅動電路(4)的輸出端連接至CD象限雙通道可編程增益放大電路(6)。

4.根據(jù)權利要求3所述的一種基于FPGA的四象限激光探測信號預處理裝置，其特征在于，AB象限雙通道可編程增益放大電路(5)的輸出端連接至AB象限雙通道高速ADC(7)，CD象限雙通道可編程增益放大電路(6)的輸出端連接至CD象限雙通道高速ADC(8)，AB象限雙通道可編程增益放大電路(5)和CD象限雙通道可編程增益放大電路(6)的SPI接口均連接至FPGA電路(9)。

5.根據(jù)權利要求4所述的一種基于FPGA的四象限激光探測信號預處理裝置，其特征在于，AB象限雙通道高速ADC(7)和CD象限雙通道高速ADC(8)均連接至FPGA電路(9)。

6.根據(jù)權利要求5所述的一種基于FPGA的四象限激光探測信號預處理裝置，其特征在于，電源模塊(11)分別連接至A象限差分驅動電路(1)、B象限差分驅動電路(2)、C象限差分驅動電路(3)、D象限差分驅動電路(4)、AB象限雙通道可編程增益放大電路(5)、CD象限雙通道可編程增益放大電路(6)、AB象限雙通道高速ADC(7)、CD象限雙通道高速ADC(8)、FPGA電路(9)及SPI FLASH芯片(10)。

7.根據(jù)權利要求1所述的一種基于FPGA的四象限激光探測信號預處理裝置，其特征在于，電源模塊輸出的驅動電源為3.3V、1.8V、2.5V或1.25V。

8.一種基于FPGA的四象限激光探測信號預處理方法，采用權利要求1-7任一項所述的一種基于FPGA的四象限激光探測信號預處理裝置，其特征在于，首先通過4個差分驅動電路分別將四象限激光探測器輸出的4路單端模擬信號轉化為差分信號，然后由兩個雙通道可編程增益放大電路與FPGA電路進行自動增益控制，將四象限差分信號放大至ADC采樣期望電壓0.4V～0.6V，放大后的四象限差分信號被兩個雙通道高速ADC采樣轉化為數(shù)字量后最終送入FPGA電路進行數(shù)字濾波、相干信號檢測以及周期判斷處理，即完成激光探測信號預處理。