[發明專利]功率半導體器件及其制造方法

在審

• 申請號: 201910068469.1
• 申請日: 2019-01-24
• 公開（公告）號: CN109830440A
• 公開（公告）日: 2019-05-31
• 發明（設計）人: 李述洲;李豪;高良;萬欣
• 申請（專利權）人: 重慶平偉實業股份有限公司;嘉興奧羅拉電子科技有限公司;浙江清華長三角研究院
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/285;H01L29/78;H01L29/423
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 尹麗云

本發明公開了一種功率半導體器件及其制造方法，先在硅襯底表面用高溫過程形成體區、源區，并在柵氧化層形成前先在硅襯底表面形成氮氧化硅層，形成氮氧化硅?硅界面，能夠減少氧化層缺陷、界面陷阱，降低器件在輻射條件下失效的幾率，提高形成的半導體器件抗輻射總劑量效應的性能。

技術領域

本發明涉及半導體技術領域，尤其涉及一種功率半導體器件及其制造方法。

背景技術

現有功率半導體器件在制造時，均先在襯底上直接形成柵氧化層，以該柵氧化層作為柵 極結構的介質層，或是對該柵氧化層進行后續處理，以該柵氧化層被處理后的形成的結構作 為介質層，現有的制造方法所形成的介質層缺陷及襯底的接觸截面陷阱較多，如二氧化硅- 硅界面，其在輻射條件下很容易造成閾值電壓漂移失效。

發明內容

鑒于以上所述現有技術的缺點，本發明的主要目的在于提供一種功率半導體器件及其制 造方法，以提高功率半導體器件抗輻射總劑量效應的能力，降低器件在輻射條件下失效的幾 率。

為實現上述目的及其他相關目的，本發明技術方案如下：

一種功率半導體器件的制造方法，包括：

提供一硅襯底，所述硅襯底包括第一表面；

于所述硅襯底內形成與所述第一表面齊平的體區；

于所述體區內形成與所述第一表面齊平的源區；

于所述硅襯底上形成氮離子摻雜區，所述源區和體區先于在所述氮離子摻雜區形成；

氧化所述氮離子摻雜區，以形成位于所述第一表面上的氮氧化硅層；

于所述氮氧化硅層上形成柵氧化層。

可選的，所述硅襯底還包括與所述第一表面相對的第二表面，所述制造方法還包括于所 述第二表面上形成漏區。

可選的，形成所述氮離子摻雜區的方法包括：

于所述硅襯底上形成具有開口的圖形化掩膜層

采用離子注入法向所述開口內注入氮離子。

可選的，所述掩膜層的材料包括光刻膠。

可選的，氮離子注入的初始能量范圍包括20keV～50keV，注入劑量范圍包括1E14～1E15 atom/cm²。

可選的，注入氮離子時，離子束流方向與所述硅襯底表面的夾角范圍包括83°～90°。

可選的，氧化所述氮離子摻雜區時，氧化溫度范圍包括1000℃～1200℃，氧化時間范圍 包括30s～120s。

可選的，形成所述柵氧化層的方法包括化學氣相淀積法。

本發明還提供一種功率半導體器件，包括：

硅襯底，其包括第一表面；

所述硅襯底內形成有與所述第一表面齊平的體區，

所述體區內形成有與所述第一表面齊平的源區，

氮氧化硅層，其形成于所述硅襯底上；

柵氧化層，其形成于所述氮氧化硅層上。

可選的，所述硅襯底上設置有與所述第一表面相對的第二表面，所述第二表面上形成有 設置有漏區。

本發明的功率半導體器件及其制造方法有利于減少柵氧化層缺陷及界面陷阱，并提高形 成的半導體器件的抗輻射總劑量效應的能力，降低器件在輻射條件下失效的幾率。

附圖說明