[發(fā)明專利]半導(dǎo)體存儲(chǔ)器件、存儲(chǔ)系統(tǒng)及操作半導(dǎo)體存儲(chǔ)器件的方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201910062193.6
• 申請(qǐng)日: 2019-01-23
• 公開（公告）號(hào): CN110942798A
• 公開（公告）日: 2020-03-31
• 發(fā)明（設(shè)計(jì)）人: 柳睿信;車相彥
• 申請(qǐng)（專利權(quán)）人: 三星電子株式會(huì)社
• 主分類號(hào): G11C29/10
• 分類號(hào): G11C29/10;G11C29/42
• 代理公司: 北京市立方律師事務(wù)所 11330
• 代理人: 李娜

1.一種半導(dǎo)體存儲(chǔ)器件，所述半導(dǎo)體存儲(chǔ)器件包括：

存儲(chǔ)單元陣列，包括多個(gè)動(dòng)態(tài)存儲(chǔ)單元；

糾錯(cuò)碼引擎，被配置為對(duì)來自所述存儲(chǔ)單元陣列的讀取數(shù)據(jù)中的至少一個(gè)錯(cuò)誤位進(jìn)行糾正；以及

測(cè)試電路，被配置為在所述半導(dǎo)體存儲(chǔ)器件的測(cè)試模式下，通過將測(cè)試模式數(shù)據(jù)寫入所述存儲(chǔ)單元陣列中并通過從所述存儲(chǔ)單元陣列讀取測(cè)試結(jié)果數(shù)據(jù)，來對(duì)所述存儲(chǔ)單元陣列執(zhí)行測(cè)試，所述測(cè)試結(jié)果數(shù)據(jù)對(duì)應(yīng)于所述測(cè)試模式數(shù)據(jù)，

其中，所述測(cè)試電路被配置為：在所述測(cè)試模式下，當(dāng)所述測(cè)試結(jié)果數(shù)據(jù)包括第一數(shù)目的至少一個(gè)錯(cuò)誤位時(shí)，將指示第三數(shù)目的錯(cuò)誤位的測(cè)試結(jié)果信號(hào)輸出到所述半導(dǎo)體存儲(chǔ)器件的外部，所述第三數(shù)目是通過將所述第一數(shù)目減去第二數(shù)目獲得的，

其中，所述第二數(shù)目對(duì)應(yīng)于所述糾錯(cuò)碼引擎能夠糾正的錯(cuò)誤位的數(shù)目。

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其中，所述測(cè)試包括以下操作：

讀取第一大小的所述測(cè)試模式數(shù)據(jù)作為第一大小的所述測(cè)試結(jié)果數(shù)據(jù)，并將所述測(cè)試結(jié)果數(shù)據(jù)和所述測(cè)試模式數(shù)據(jù)的對(duì)應(yīng)的位進(jìn)行比較；

基于所述比較生成比較信號(hào)，所述比較信號(hào)包括多個(gè)第一單元，每個(gè)所述第一單元包括多個(gè)位；

對(duì)所述測(cè)試結(jié)果數(shù)據(jù)中的錯(cuò)誤位的數(shù)目進(jìn)行計(jì)數(shù)；

通過將所述比較信號(hào)中的每個(gè)第一單元的多個(gè)位彼此進(jìn)行比較，來執(zhí)行第一測(cè)試；以及

通過以各個(gè)第一單元中的對(duì)應(yīng)位為第二單元并且將每個(gè)第二單元中的位彼此進(jìn)行比較來執(zhí)行第二測(cè)試，所述第二單元的數(shù)目等于所述第一單元中的位的數(shù)目。

3.根據(jù)權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)器件，其中，當(dāng)所述測(cè)試結(jié)果數(shù)據(jù)包括所述第一數(shù)目的至少一個(gè)錯(cuò)誤位時(shí)，所述測(cè)試還包括：

通過將所述第一測(cè)試的第一結(jié)果所指示的錯(cuò)誤位的數(shù)目減去所述第二數(shù)目來生成第一結(jié)果信號(hào)，以及

通過將所述第二測(cè)試的第二結(jié)果所指示的錯(cuò)誤位的數(shù)目減去所述第二數(shù)目來生成第二結(jié)果信號(hào)。

4.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其中，所述測(cè)試電路包括第一緩沖器、第二緩沖器、比較器塊、錯(cuò)誤計(jì)數(shù)器塊、第一比較電路、第二比較電路、第一選擇性阻塞接口以及第二選擇性阻塞接口，并且

所述測(cè)試包括：

由所述第一緩沖器存儲(chǔ)所述測(cè)試模式數(shù)據(jù)；

由所述第二緩沖器存儲(chǔ)所述測(cè)試結(jié)果數(shù)據(jù)；

由所述比較器塊將第一大小的所述測(cè)試模式數(shù)據(jù)和第一大小的所述測(cè)試結(jié)果數(shù)據(jù)的對(duì)應(yīng)的位進(jìn)行比較，并基于所述比較而輸出比較信號(hào)，所述比較信號(hào)具有多個(gè)第一單元，每個(gè)所述第一單元包括多個(gè)位；

由所述錯(cuò)誤計(jì)數(shù)器塊基于所述比較信號(hào)的位提供錯(cuò)誤信號(hào)，所述錯(cuò)誤信號(hào)指示所述測(cè)試結(jié)果數(shù)據(jù)中的錯(cuò)誤的數(shù)目是否超出所述第二數(shù)目；

由所述第一比較電路將所述比較信號(hào)中的每個(gè)第一單元的多個(gè)位彼此進(jìn)行比較，以輸出第一中間結(jié)果信號(hào)；

由所述第二比較電路以各個(gè)第一單元中的對(duì)應(yīng)位為第二單元并且將每個(gè)第二單元中的位彼此進(jìn)行比較以輸出第二中間結(jié)果信號(hào)，所述第二單元的數(shù)目等于所述第一單元中的位的數(shù)目；

由所述第一選擇性阻塞接口接收所述錯(cuò)誤信號(hào)和所述第一中間結(jié)果信號(hào)，并且響應(yīng)于糾錯(cuò)能力信息信號(hào)將所述第一中間結(jié)果信號(hào)所指示的錯(cuò)誤位的數(shù)目減去所述第二數(shù)目，以輸出第一結(jié)果信號(hào)，所述糾錯(cuò)能力信息信號(hào)指示所述第二數(shù)目；以及

由所述第二選擇性阻塞接口接收所述錯(cuò)誤信號(hào)和所述第二中間結(jié)果信號(hào)，并且響應(yīng)于所述糾錯(cuò)能力信息信號(hào)將所述第二中間結(jié)果信號(hào)所指示的錯(cuò)誤位的數(shù)目減去所述第二數(shù)目，以輸出第二結(jié)果信號(hào)。

5.根據(jù)權(quán)利要求4所述的半導(dǎo)體存儲(chǔ)器件，所述測(cè)試電路還包括傳輸電路，并且所述測(cè)試還包括：

由傳輸電路對(duì)所述錯(cuò)誤信號(hào)和所述第一結(jié)果信號(hào)執(zhí)行AND運(yùn)算，以將所述第一結(jié)果信號(hào)作為所述測(cè)試結(jié)果信號(hào)中的第一測(cè)試結(jié)果信號(hào)發(fā)送到外部測(cè)試裝置，并將所述第一結(jié)果信號(hào)和所述第二結(jié)果信號(hào)作為所述測(cè)試結(jié)果信號(hào)中的第二測(cè)試結(jié)果信號(hào)發(fā)送到所述外部測(cè)試裝置。

6.根據(jù)權(quán)利要求5所述的半導(dǎo)體存儲(chǔ)器件，其中，所述傳輸電路被配置為僅當(dāng)所述錯(cuò)誤信號(hào)指示所述第一數(shù)目超過所述第二數(shù)目時(shí)，將所述第一測(cè)試結(jié)果信號(hào)發(fā)送到所述外部測(cè)試裝置。