[發明專利]半導體存儲器件、存儲系統及操作半導體存儲器件的方法

在審

• 申請號: 201910062193.6
• 申請日: 2019-01-23
• 公開（公告）號: CN110942798A
• 公開（公告）日: 2020-03-31
• 發明（設計）人: 柳睿信;車相彥
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G11C29/10
• 分類號: G11C29/10;G11C29/42
• 代理公司: 北京市立方律師事務所 11330
• 代理人: 李娜

提供了半導體存儲器件、存儲系統及操作半導體存儲器件的方法。所述半導體存儲器件包括：存儲單元陣列，包括多個動態存儲單元；ECC引擎，被配置為對來自存儲單元陣列的讀取數據中的至少一個錯誤進行糾正；以及測試電路，被配置為在半導體存儲器件的測試模式下，通過將測試模式數據寫入存儲單元陣列中并通過從存儲單元陣列讀取與測試模式數據對應的測試結果數據，來對存儲單元陣列執行測試。測試電路被配置為：在測試模式下，當測試結果數據包括第一數目的至少一個錯誤位時，將指示第三數目的錯誤位的測試結果信號輸出到半導體存儲器件的外部，第三數目是通過將第一數目減去第二數目獲得的。第二數目對應于ECC引擎能夠糾正的錯誤位的數目。

相關申請的交叉引用

本申請要求2018年9月25日在美國專利局提交的美國專利No.16/140673的優先權，該申請的全部內容通過引用整體并入本文。

技術領域

示例實施例涉及半導體存儲器件、存儲系統及操作半導體存儲器件的方法。

背景技術

半導體存儲器件可以分為諸如閃存器件的非易失性存儲器件和諸如動態隨機存取存儲器(DRAM)的易失性存儲器件。DRAM的高速操作和低成本使得DRAM可以用于系統存儲器。

發明內容

一些示例實施例可以提供能夠減少測試時間的開銷并提高測試準確度的半導體存儲器件。

一些示例實施例可以提供能夠減少測試時間的開銷并提高測試準確度的存儲系統。

一些示例實施例可以提供能夠減少測試時間的開銷并提高測試準確度的操作半導體存儲器件的方法。

根據一些示例實施例，一種半導體存儲器件包括：存儲單元陣列，包括多個動態存儲單元；糾錯碼(ECC)引擎，被配置為對來自所述存儲單元陣列的讀取數據中的至少一個錯誤進行糾正；以及測試電路，被配置為在所述半導體存儲器件的測試模式下，通過將測試模式數據寫入所述存儲單元陣列中并通過從所述存儲單元陣列讀取與所述測試模式數據對應的測試結果數據，來對所述存儲單元陣列執行測試。所述測試電路被配置為：在所述測試模式下，當所述測試結果數據包括第一數目的至少一個錯誤位時，將指示第三數目的錯誤位的測試結果信號輸出到所述半導體存儲器件的外部，所述第三數目是通過將所述第一數目減去第二數目獲得的，其中，所述第二數目對應于所述ECC引擎能夠糾正的錯誤位的數目。

根據一些示例實施例，一種存儲系統包括：半導體存儲器件，所述半導體存儲器件包括存儲單元陣列、糾錯碼(ECC)引擎和測試電路；以及測試裝置，所述測試電路被配置為，在所述半導體存儲器件的測試模式下：對所述存儲單元陣列執行第一測試以生成第一測試結果，將所述第一測試結果所指示的至少一個錯誤位的第一數目減去第二數目以產生第一結果信號，選擇性地將所述第一結果信號記錄在所述第一故障地址存儲器中，對所述存儲單元陣列執行第二測試以生成第二測試結果，將所述第二測試結果所指示的錯誤位的數目減去所述第二數目以產生第二結果信號，并且將所述第二結果信號記錄在所述第二故障地址存儲器中，所述測試電路被配置為基于來自所述測試裝置的測試模式數據來執行所述第一測試和所述第二測試。所述第二數目對應于所述ECC引擎能夠糾正的錯誤位的數目。