[發明專利]一種像素驅動電路及其驅動方法

在審

• 申請號: 201910057090.0
• 申請日: 2019-01-22
• 公開（公告）號: CN109686330A
• 公開（公告）日: 2019-04-26
• 發明（設計）人: 陳江川
• 申請（專利權）人: 深圳市華星光電半導體顯示技術有限公司
• 主分類號: G09G3/36
• 分類號: G09G3/36
• 代理公司: 深圳翼盛智成知識產權事務所(普通合伙) 44300
• 代理人: 黃威

本發明提供一種像素驅動電路，包括子像素、薄膜晶體管、與薄膜晶體管電性連接的多行掃描線和多列數據線；子像素與薄膜晶體管的漏極電性連接；像素驅動電路還包括與掃描線電性連接的掃描驅動器以及與數據線電性連接的數據驅動器，其中，掃描驅動器為掃描線提供第一拉低電位和第二拉低電位，第一拉低電位低于薄膜晶體管的關斷電位，第二拉低電位低于第一拉低電位。在掃描線的電位由高電位VGH往低電位關斷時，將掃描線的目標電位先行設置為較低的電位，即第二拉低電位VGL2，從而降低掃描信號關斷時間。

技術領域

本發明涉及顯示技術領域，尤其涉及一種像素驅動電路及其驅動方法。

背景技術

目前多數液晶顯示面板均采用逐行掃描的方式實現畫面刷新，像素驅動電路中，在柵極信號下拉階段，需在數據線的數據信號跳變前將柵極信號下拉至關斷所需電位。

然而，隨著顯示面板分辨率的提高，特別是大尺寸高分辨率產品中，由于柵極信號電壓下降時間較長，容易導致發生誤充電，影響顯示品質。

發明內容

本發明提供一種像素驅動電路，以解決由于柵極信號電壓下降時間較長，容易導致發生誤充電的技術問題。

為解決上述問題，本發明提供的技術方案如下：

一種像素驅動電路，包括：

呈陣列分布的多個子像素；

與所述子像素一一對應的薄膜晶體管，所述薄膜晶體管的漏極與所述子像素電性連接；

多行掃描線，所述掃描線與所述薄膜晶體管的柵極電性連接；

多列數據線，所述數據線與所述薄膜晶體管的源極電性連接；

與所述掃描線電性連接的掃描驅動器；

與所述數據線電性連接的數據驅動器；

其中，所述掃描驅動器為所述掃描線提供第一拉低電位和第二拉低電位，所述第一拉低電位低于所述薄膜晶體管的關斷電位，所述第二拉低電位低于所述第一拉低電位。

進一步的，在第i行掃描線處于下拉階段時，將與第i行掃描線連接的柵極的下拉目標電位設置為所述第二拉低電位，i為大于或等于1的正整數。

進一步的，在與第i行掃描線連接的柵極的電位下拉至對應的所述薄膜晶體管關斷后，將與第i行掃描線連接的柵極的目標電位設置為所述第一拉低電位。

進一步的，在下一幀第i行掃描線重新啟動前，將與第i行掃描線連接的柵極的電位調整至所述第一拉低電位。

進一步的，所述第一拉低電位為-4～-10伏特。

進一步的，所述第二拉低電位為-10.1～-20伏特。

本發明還提供一種像素驅動方法，用于驅動多行掃描線，在第i行掃描線處于下拉階段時，掃描驅動器將第i行掃描線的下拉目標電位設置為第二拉低電位，在第i行掃描線所連接的柵極的電位下拉至對應的薄膜晶體管關斷后，將與第i行掃描線連接的柵極的目標電位設置為第一拉低電位；其中,i為大于或等于1的正整數，所述第一拉低電位低于所述薄膜晶體管的關斷電位，所述第二拉低電位低于所述第一拉低電位。

進一步的，將與第i行掃描線連接的柵極的電位調整至所述第一拉低電位。

進一步的，所述第一拉低電位為-4～-10伏特。

進一步的，所述第二拉低電位為-10.1～-20伏特。