[發明專利]一種SAR ADC高精度電容陣列校正方法

在審

• 申請號: 201910053180.2
• 申請日: 2019-01-21
• 公開（公告）號: CN109802675A
• 公開（公告）日: 2019-05-24
• 發明（設計）人: 馮堯;周雄;李強
• 申請（專利權）人: 電子科技大學
• 主分類號: H03M1/10
• 分類號: H03M1/10
• 代理公司: 暫無信息
• 代理人: 暫無信息

一種SAR ADC高精度電容陣列校正方法，屬于模擬集成電路技術領域。本發明基于傳統SAR ADC的全數字片上電容校準技術。其中，所述SAR ADC的校正電容陣列有若干個，每個校正電容陣列包含若干個以二進制關系分布的小型電容，校正電容陣列的個數與每個校正電容陣列的大小與其對應的主電容陣列中的電容大小相關。SAR ADC的工作模式分為校正模式與正常工作模式，上電之后首先進入校正模式，通過內置校正邏輯在若干個時鐘周期內完成校正，校正陣列得到其對應的校正信息。完成校正后芯片進入正常工作模式，校正電容陣列攜帶校正信息跟隨所述主電容陣列同時翻轉，對DAC輸出電壓進行補償，提高DAC的輸出線性度，達到提升ADC精度與線性度的目的。

技術領域

本發明屬于模擬集成電路領域，具體涉及一種SAR ADC高精度電容陣列校正方法，用于校準高精度逐次逼近型模數轉換器(以下簡稱SAR ADC)中電荷重分配型DAC中電容的大小，以提高SAR ADC的線性度。

背景技術

相對于模擬電路而言，數字電路擁有抗干擾能力強、可靠性高、集成度高等特點。因此數字電路在信號處理領域的應用極其廣泛。數字電路處理的是數字信號，而自然界中大多數信號為模擬信號，把模擬信號轉化為數字信號的模塊稱為模數轉換器(以下簡稱ADC)。常見的ADC分為快閃型ADC、流水線型ADC、Σ-Δ型ADC以及逐次逼近(SAR)型ADC，用戶可根據速度和精度需求選擇合適的ADC。在高精度，低速ADC中，比較常用的類型通常是Σ-Δ型ADC以及逐次逼近(SAR)型ADC。高精度SAR ADC因為其功耗低的特點，正在越來越廣泛的被使用。

在高精度SAR ADC中，高精度的DAC是重要的組成部分，其常常由二進制電容陣列組成，通過不同電容的翻轉實現不同的輸出電壓，具有結構簡單，功耗低，易于控制等特點。而對于高精度電容陣列而言，由于工藝原因造成的不同電容之間的不匹配是造成輸出線性度劣化的主要原因，這直接限制了高精度SAR ADC的線性度。為了提高高精度SAR ADC的線性度，本發明提出一種SAR ADC高精度電容陣列的校正方法。

發明內容

一種SAR ADC高精度電容陣列校正方法，通過校正電容陣列補償的方式，校正高精度SAR ADC中電荷重分配式主電容陣列構成的DAC的輸出線性度。本發明的目的是為了解決高精度SAR ADC中所采用的高精度電容陣列由于工藝偏差導致的電容失配問題

其中，所述SAR ADC的校正電容陣列共有若干個，每個校正電容陣列又包含若干個以二進制關系分布的小型電容，其校正電容陣列的個數與每個校正電容陣列的容值大小與其對應的主電容陣列中的電容大小相關，所述校正陣列與主電容陣列中容值最大的電容記為高位電容，容值最小的電容記為低位電容。

SAR ADC的工作模式分為校正模式與正常工作模式，芯片上電之后首先進入校正模式，通過內置校正邏輯在若干個時鐘周期內完成校正，每個校正陣列得到其對應的校正信息。

當完成校正過程后，芯片進入正常工作模式，校正電容陣列攜帶校正模式下獲得的校正信息跟隨所述主電容陣列同時翻轉，對主電容陣列翻轉時的電壓值進行補償，提高整體DAC的輸出線性度。