[發明專利]一種SAR ADC高精度電容陣列校正方法

在審

• 申請號: 201910053180.2
• 申請日: 2019-01-21
• 公開（公告）號: CN109802675A
• 公開（公告）日: 2019-05-24
• 發明（設計）人: 馮堯;周雄;李強
• 申請（專利權）人: 電子科技大學
• 主分類號: H03M1/10
• 分類號: H03M1/10
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種SAR ADC高精度電容陣列校正方法，通過校正電容陣列補償的方式，校正高精度SAR ADC中電荷重分配式主電容陣列構成的DAC的輸出線性度；

其中，所述SAR ADC的校正電容陣列共有若干個，每個校正電容陣列又包含若干個以二進制關系分布的小型電容，其校正電容陣列的個數與每個校正電容陣列的容值大小與其對應的主電容陣列中的電容大小相關，所述校正陣列與主電容陣列中容值最大的電容記為高位電容，容值最小的電容記為低位電容；

SAR ADC的工作模式分為校正模式與正常工作模式，芯片上電之后首先進入校正模式，通過內置校正邏輯在若干個時鐘周期內完成校正，每個校正陣列得到其對應的校正信息；

當完成校正過程后，芯片進入正常工作模式，校正電容陣列攜帶校正模式下獲得的校正信息跟隨所述主電容陣列同時翻轉，對主電容陣列翻轉時的電壓值進行補償，提高整體DAC的輸出線性度；

其特征在于，所述高精度電容陣列校正方法包括以下步驟：步驟一、從校正陣列的最低位開始，將所述校正電容陣列、主電容陣列復位，同時進行一次預量化，記錄此時的轉換結果；步驟二、將主電容陣列校正位電容與其低位電容異向翻轉，得到相應的殘差電壓，此電壓為校正位電容與低位電容之差的電壓域取值；步驟三、將步驟二得到的電壓信息進行量化，量化結果儲存于當前校正陣列所對應的寄存器中；步驟四、重復步驟二和步驟三，將得到的值逐次累加后通過移位寄存器進行平均值處理，同時和步驟一得到的預量化值比較，取其差值作為當前校正電容的最終結果；步驟五、此時步驟四得到主電容最低位的校正結果，并將結果存儲于校正陣列寄存器中，隨即校正更高位電容，翻轉電容時將低于當前校正位的加載寄存器結果之后的校正陣列與被校正電容同時翻轉，即可得到經過校正的電壓信息，同時重復步驟二、三、四，得到高位校正結果，知道最高位電容校正結束；步驟六、此時校正過程已經完成，SAR ADC進入正常工作模式。

2.根據權利要求1所述的一種SAR ADC高精度電容陣列校正方法，其特征在于，所述的校正方式使用了SAR ADC正常工作是的翻轉邏輯，不需要使用特殊的翻轉邏輯，同時翻轉后的結果直接映射到校正陣列中，避免了傳統SAR ADC電容陣列校正方式中使用小型電容陣列量化殘差后映射到校正陣列時陣列中電容誤差不一致帶來的校正誤差。

3.根據權利要求1所述的一種SAR ADC高精度電容陣列校正方法，其特征在于，所述的校正方式在校正開始前進行預翻轉，無需將電容懸空而進行電容加減的目的，減少了電路的復雜程度。