[發明專利]半導體結構及其制造方法

有效

• 申請號: 201910052914.5
• 申請日: 2019-01-21
• 公開（公告）號: CN110931347B
• 公開（公告）日: 2022-08-16
• 發明（設計）人: 黃仲麟
• 申請（專利權）人: 南亞科技股份有限公司
• 主分類號: H01L21/02
• 分類號: H01L21/02;H01L29/06;H01L21/324
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 黃艷

本公開提供一種半導體結構及其制造方法。該半導體結構包括一半導體基材、一介電層、及一硅化物層；在一些實施例中，該半導體基材具有多個突出部。該介電層設于該半導體基材之上，該介電層具有多個設于所述突出部之上的區域。該硅化物層設于所述突出部的一第一側壁、所述區域的一第二側壁、以及該半導體基材的一上表面之上，該上表面鄰近該第一側壁。在一些實施例中，該硅化物層的一下表面低于該半導體基材的一第一表面。

技術領域

本公開主張2018/09/20申請的美國正式申請案第16/137,236號的優先權及益處，該美國正式申請案的內容以全文引用的方式并入本文中。

本公開關于一種半導體結構及其制造方法。

背景技術

對許多現代應用來說，使用半導體裝置的電子設備是必要的。隨著電子技術的進步，半導體裝置的尺寸逐漸微小化，其也具有更好的功能以及更多的集成電路。一般半導體裝置的制造包括置放許多元件于一半導體基材之上。

當一承接接觸孔自對準至一控制柵極時，因為主動區域的微小空間，形成于該主動區域的硅化物層于減少晶體管串連電阻中無法達到重要作用，因為沒有主動區位于承接接觸區與晶體管柵極間隔物之間。因此，有必要減少半導體裝置中的串聯電阻。

上文的“現有技術”說明僅是提供背景技術，并未承認上文的“現有技術”說明公開本公開的標的，不構成本公開的現有技術，且上文的“現有技術”的任何說明均不應作為本公開的任一部分。

發明內容

本公開一方面提供一種半導體結構。該半導體結構包括一半導體基材、一介電層、及一硅化物層；在一些實施例中，該半導體基材具有多個突出部。該介電層設于該半導體基材之上，該介電層具有多個設于所述突出部之上的區域。該硅化物層設于所述突出部的一第一側壁、所述區域的一第二側壁、以及該半導體基材的一上表面之上，該上表面鄰近該第一側壁。在一些實施例中，該硅化物層的一下表面低于該半導體基材的一第一表面。

本公開另一方面提供一種半導體結構的制造方法。該制造方法包括提供一半導體基材，具有多個突出部；設置一介電層，具有分別位于所述突出部之上的多個區域；設置一襯墊，于所述突出部的一第一側壁及所述區域的一第二側壁之上；設置一金屬層，于該襯墊之上、該介電層的一正面及該半導體基材的一上表面之上；進行一熱處理工藝，至少使該金屬層的一部分與該襯墊及該半導體基材反應以形成一硅化物層；以及進行一濕式蝕刻工藝，以去除位于該介電層的一正面之上的該金屬層的一不反應部分。

本公開又一方面提供一種半導體結構的制造方法。該制造方法包括提供一半導體基材；設置一介電層，于該半導體基材之上；形成多個溝槽及多個通孔，所述溝槽位于該半導體基材中，所述通孔位于該介電層中，其中所述通孔分別與所述溝槽相通；設置一襯墊，在由所述溝槽顯露的該半導體基材與由所述通孔顯露的該介電層之上；去除設置于一上表面之上的該襯墊，該上表面通過該半導體基材的所述溝槽顯露；去除設置于該介電層的一正面之上的該襯墊的一部分；設置一金屬層，于該襯墊、該介電層的一正面、及該半導體基材的該上表面之上；進行一熱處理工藝，使該金屬層與該襯墊及該半導體基材反應以形成一硅化物層；以及進行一濕式蝕刻工藝，以去除設置于該介電層的一正面之上的該金屬層的一不反應部分。

通過上述的半導體結構及半導體結構的制造方法，進行該熱處理工藝以使金屬層的一部分與該半導體基材反應以形成硅化物層。如此一來，晶體管的串連電阻可以被降低。

上文已相當廣泛地概述本公開的技術特征及優點，從而使下文的本公開詳細描述得以獲得較佳了解。構成本公開的權利要求標的的其它技術特征及優點將描述于下文。本公開所屬技術領域中技術人員應了解，可相當容易地利用下文公開的概念與特定實施例可作為修改或設計其它結構或工藝而實現與本公開相同的目的。本公開所屬技術領域中技術人員亦應了解，這類等效建構無法脫離權利要求所界定的本公開的構思和范圍。

附圖說明