[發(fā)明專利]記憶體電路

有效

• 申請?zhí)枺?/td>: 201910048257.7
• 申請日: 2016-02-26
• 公開（公告）號: CN109859787B
• 公開（公告）日: 2023-04-25
• 發(fā)明（設(shè)計(jì)）人: 吳孝哲
• 申請（專利權(quán)）人: 北京時(shí)代全芯存儲技術(shù)股份有限公司
• 主分類號: G11C13/00
• 分類號: G11C13/00;G11C11/56;H10N70/20;H10B63/00;H10B63/10
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種記憶體電路，其特征在于，包含：

多條字符線；

多條位線，所述多條位線與所述多條字符線交叉排列形成一記憶體陣列；多個(gè)控制開關(guān)，分別設(shè)置于所述多條位線與所述多條字符線交叉處，所述多個(gè)控制開關(guān)每一者，包含：一柵極端，耦接于相應(yīng)的字符線；一漏極端，耦接于相應(yīng)的位線；以及一源極端；

一絕緣結(jié)構(gòu)，覆蓋該些控制開關(guān)的上方及周圍；

多個(gè)記憶單元層，其設(shè)置于該絕緣結(jié)構(gòu)上方且呈垂直堆疊，所述多個(gè)記憶單元層每一者各自包含：

一導(dǎo)電底板，與該控制開關(guān)的該源極之間以一源極接觸孔電性連接；多個(gè)二極管，其位于該導(dǎo)電底板上，所述多個(gè)二極管每一者的一第一端耦接于相應(yīng)的控制開關(guān)的源極端；多個(gè)記憶單元，其分別位于所述多個(gè)二極管上，與所述多個(gè)二極管一一對應(yīng)連接，所述多個(gè)記憶單元每一者的一第一端耦接于相應(yīng)的二極管的一第二端，所述多個(gè)記憶單元每一者的一第二端，耦接于一相應(yīng)的選擇開關(guān)的一第一端；多個(gè)導(dǎo)電層，與該導(dǎo)電底板成垂直排列，一對一對應(yīng)位設(shè)置于所述多個(gè)記憶單元上；

多個(gè)選擇線，其中所述選擇開關(guān)的一控制端耦接至相應(yīng)的選擇線用以接收一選擇信號以決定所述選擇開關(guān)是否導(dǎo)通，所述選擇開關(guān)的一第二端耦接于一接地端；以及

一金屬層結(jié)構(gòu)，與該控制開關(guān)的該漏極之間以一漏極接觸孔電性連接。

2.根據(jù)權(quán)利要求1所述的記憶體電路，其特征在于，所述記憶單元為電阻式記憶體或相變化記憶體。

3.根據(jù)權(quán)利要求1所述的記憶體電路，其特征在于，該金屬層結(jié)構(gòu)，位于所述多個(gè)記憶單元層上方。

4.根據(jù)權(quán)利要求1所述的記憶體電路，其特征在于，該金屬層結(jié)構(gòu)，設(shè)置于所述多個(gè)記憶單元層下方的該絕緣結(jié)構(gòu)中。

5.根據(jù)權(quán)利要求4所述的記憶體電路，其特征在于，該金屬層結(jié)構(gòu)包含：

一第一金屬層，俯視呈長方形狀，該第一金屬層的一第一端與該漏極接觸孔連接；

一第二金屬層，俯視呈長條狀且與該第一金屬層垂直，該第二金屬層設(shè)置于該第一金屬層上，且與該第一金屬層的一第二端連接。

6.根據(jù)權(quán)利要求5所述的記憶體電路，其特征在于，所述多個(gè)二極管每一者分別包含：

一N型半導(dǎo)體層，位于該底板上；

一P型半導(dǎo)體層，位于該N型半導(dǎo)體層上，與相應(yīng)的記憶單元層接觸。

7.根據(jù)權(quán)利要求6所述的記憶體電路，其特征在于，該控制開關(guān)包含一場效晶體管或一鰭狀場效晶體管。