[發明專利]靜電放電電路及電子設備

有效

• 申請號: 201910044632.0
• 申請日: 2019-01-17
• 公開（公告）號: CN109473426B
• 公開（公告）日: 2020-11-10
• 發明（設計）人: 何永強;羅旭程;程劍濤;杜黎明;孫洪軍
• 申請（專利權）人: 上海艾為電子技術股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 李慧引;王寶筠

本申請提供了一種靜電放電電路及電子設備，包括：基礎靜電放電單元以及與基礎靜電放電單元相連的雙向導通放電單元；其中，雙向導通放電單元包括第一二極管和第二二極管；第一二極管的陰極與第二二極管的陽極均連接于被保護電路的外接引腳，用于接收被保護電路產生的靜電；第一二極管的陽極接地；第二二極管的陰極輸出正向靜電放電電流；基礎靜電放電單元用于接收正向靜電放電電流，并對正向靜電放電電流進行放電，通過上述方案，減小了對靜電進行放電時所產生的寄生電容過大對高速數據傳輸的干擾，滿足數據傳輸時的帶寬要求，有利于數據實現穩定高效的傳輸。

技術領域

本發明涉及半導體集成電路領域，具體涉及一種靜電放電電路及電子設備。

背景技術

隨著電子技術的發展，電子產品的功能隨著應用場景的不同，越來越趨于復雜，為了保證電子產品在不同的應用場景中的安全可靠運行，要求其抗靜電干擾和對靜電放電的能力要求越來嚴格。

靜電放電電路(Electro-Static discharge，ESD)是半導體集成電路中極為重要的部分，其在芯片中的主要作用是負責保護芯片內部的元器件不受靜電放電的損傷。隨著芯片應用場景的逐步復雜，以及人們對ESD性能要求的不斷提高，尤其是在芯片的高速數據傳輸應用中，要求用于數據傳輸的端口的ESD電路對地的寄生電容較小，以免影響數據傳輸的速率。

對此，減小數據傳輸端口到接地端的ESD電路對地的寄生電容，以提高數據的高速傳輸是本領域技術人員急需解決的技術難題。

發明內容

本發明提供一種靜電放電電路，解決了在對被保護電路進行靜電放電過程中產生較大的寄生電容的問題，提供了了產生較小的寄生電容的靜電放電保護電路。

為了實現上述目的，本發明實施例提供如下技術方案：

本發明第一方面公開了一種靜電放電電路，包括：

基礎靜電放電單元以及與所述基礎靜電放電單元相連的雙向導通放電單元；

其中，所述雙向導通放電單元包括第一二極管和第二二極管；

所述第一二極管的陰極與所述第二二極管的陽極均連接于被保護電路的外接引腳，用于接收所述被保護電路產生的靜電；所述第一二極管的陽極接地；所述第二二極管的陰極輸出正向靜電放電電流；

所述基礎靜電放電單元用于接收所述正向靜電放電電流，并對所述正向靜電放電電流進行放電。

可選地，在上述靜電放電電路中，所述雙向導通放電單元中的所述第一二極管和所述第二二極管的寄生電容小于或等于所述基礎靜電放電單元的寄生電容。

可選地，在上述靜電放電電路中，還包括：

偏置單元，所述偏置單元用于接收供電電壓端產生的供電電壓，并對所述供電電壓進行偏置，輸出偏置電壓；

所述基礎靜電放電單元接收所述偏置電壓和所述正向靜電放電電流，所述偏置電壓使所述基礎靜電放電單元中的寄生二極管發生反偏，減小所述基礎靜電放電單元對所述正向靜電電流進行放電時產生的的寄生電容。

可選地，上述靜電放電電路中，所述偏置電路，包括：

陽極與所述供電電壓端相連的第三二極管，其中，所述第三二極管的陰極作為所述偏置單元的輸出端口，輸出所述偏置電壓。

可選地，上述靜電放電電路中，所述偏置電路，還包括：

電阻，其中，所述電阻的一端與所述第三二極管遠離所述供電電壓端的一端相連，另一端作為所述偏置單元的輸出端口，輸出所述偏置電壓。

可選地，上述靜電放電電路中，所述基礎靜電放電單元，包括：