[發(fā)明專利]靜電放電電路及電子設(shè)備

有效

• 申請(qǐng)?zhí)枺?/td>: 201910044632.0
• 申請(qǐng)日: 2019-01-17
• 公開(kāi)（公告）號(hào): CN109473426B
• 公開(kāi)（公告）日: 2020-11-10
• 發(fā)明（設(shè)計(jì)）人: 何永強(qiáng);羅旭程;程劍濤;杜黎明;孫洪軍
• 申請(qǐng)（專利權(quán)）人: 上海艾為電子技術(shù)股份有限公司
• 主分類號(hào): H01L27/02
• 分類號(hào): H01L27/02
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 李慧引;王寶筠

1.一種靜電放電電路，其特征在于，包括：

基礎(chǔ)靜電放電單元以及與所述基礎(chǔ)靜電放電單元相連的雙向?qū)ǚ烹妴卧c所述基礎(chǔ)放電單元相連的偏置單元；

其中，所述雙向?qū)ǚ烹妴卧ǖ谝欢O管和第二二極管；

所述第一二極管的陰極與所述第二二極管的陽(yáng)極均連接于被保護(hù)電路的外接引腳，用于接收所述被保護(hù)電路產(chǎn)生的靜電；所述第一二極管的陽(yáng)極接地；所述第二二極管的陰極輸出正向靜電放電電流；

所述基礎(chǔ)靜電放電單元用于接收所述正向靜電放電電流，并對(duì)所述正向靜電放電電流進(jìn)行放電；

所述偏置單元，所述偏置單元用于接收供電電壓端產(chǎn)生的供電電壓，并對(duì)所述供電電壓進(jìn)行偏置，輸出偏置電壓；

所述基礎(chǔ)靜電放電單元接收所述偏置電壓和所述正向靜電放電電流，所述偏置電壓使所述基礎(chǔ)靜電放電單元中的寄生二極管發(fā)生反偏，減小所述基礎(chǔ)靜電放電單元對(duì)所述正向靜電電流進(jìn)行放電時(shí)產(chǎn)生的寄生電容。

2.根據(jù)權(quán)利要求1所述的靜電放電電路，其特征在于，所述雙向?qū)ǚ烹妴卧械乃龅谝欢O管和所述第二二極管的寄生電容小于或等于所述基礎(chǔ)靜電放電單元的寄生電容。

3.根據(jù)權(quán)利要求1所述的靜電放電電路，其特征在于，所述偏置單元，包括：

陽(yáng)極與所述供電電壓端相連的第三二極管，其中，所述第三二極管的陰極作為所述偏置單元的輸出端口，輸出所述偏置電壓。

4.根據(jù)權(quán)利要求3所述的靜電放電電路，其特征在于，所述偏置單元，還包括：

電阻，其中，所述電阻的一端與所述第三二極管遠(yuǎn)離所述供電電壓端的一端相連，另一端作為所述偏置單元的輸出端口，輸出所述偏置電壓。

5.根據(jù)權(quán)利要求1所述的靜電放電電路，其特征在于，所述基礎(chǔ)靜電放電單元，包括：

第二端與所述第二二極管陰極相連的晶體管；其中，所述晶體管為NMOS晶體管，所述晶體管的控制端接地，第一端接地。

6.根據(jù)權(quán)利要求5所述的靜電放電電路，其特征在于，所述基礎(chǔ)靜電放電單元，還包括：

電阻，其中，所述電阻的一端與所述晶體管的控制端相連，所述電阻的另一端接地。

7.根據(jù)權(quán)利要求1所述的靜電放電電路，其特征在于，所述基礎(chǔ)靜電放電單元，包括：

第二端與所述第二二極管陰極相連的晶體管；其中，所述晶體管為NMOS晶體管，所述晶體管的第一端接地；

一端與所述晶體管的第二端相連的電容，所述電容的另一端分別與所述晶體管的控制端和電阻的一端相連，所述電阻的另一端接地。

8.根據(jù)權(quán)利要求1所述的靜電放電電路，其特征在于，所述基礎(chǔ)靜電放電單元，包括：

陰極與所述第二二極管陰極相連的二極管，所述二極管的陽(yáng)極接地。

9.一種電子設(shè)備，其特征在于，包括：如權(quán)利要求1至8所述的任意一項(xiàng)靜電放電電路。