[發明專利]一種低速率通信網絡的提高串口傳輸速率處理系統及方法

有效

• 申請號: 201910040122.6
• 申請日: 2019-01-16
• 公開（公告）號: CN109828943B
• 公開（公告）日: 2023-07-14
• 發明（設計）人: 張偉;于禮斌;趙永杰;陳俊來
• 申請（專利權）人: 北京左江科技股份有限公司
• 主分類號: G06F13/42
• 分類號: G06F13/42
• 代理公司: 中國兵器工業集團公司專利中心 11011
• 代理人: 張然

本發明涉及一種低速率通信網絡的提高串口傳輸速率處理系統及方法，其中，包括：由上位機發送到FPGA內部串口轉換模塊中定義好的對應寄存器上，并通過數據總線發出結束配置進程到串口轉換模塊，收到結束配置后進行數據轉換；從串口芯片接收到的串口數據，寫入FPGA串口轉換模塊，FPGA串口轉換模塊自適應串口波特率：根據串口協議，將串口數據存入緩存寄存器，該緩存寄存器位寬也由上位機提前配置到寄存器位寬寄存器中；FPGA串口轉換模塊在收到串口接收結束標志后，將緩存寄存器數據上送到數據總線；FPGA發出中斷信號到上位機，告知當前長度包發送完成；上位機收到FPGA串口轉換模塊通告的包長和中斷信號之后，完成一包設定長度串口數據的接收。

技術領域

本發明涉及一種計算機通信技術，特別涉及一種針對低速率通信網絡的提高串口傳輸速率處理系統和方法。

背景技術

在芯片的工作過程中，芯片與芯片之間，以及芯片與其他設備之間的數據傳輸一般通過串口實現，在現有的串口數據傳輸中，尤其是串口大數據傳輸的過程中，數據的傳輸與中斷通過串口中斷來控制，然而，使用串口中斷控制數據的傳輸時，每次有數據傳輸完成觸發串口中斷后，均需要CPU處理串口中斷才能進行下一次傳輸，這樣會不斷打斷CPU對其他信息的處理，使得CPU被長時間耗費在數據傳輸上，大大影響了CPU對其他信息的處理速度。

串口數據的轉換，通常要按照特定位寬要求轉換，當同一個工程應用到多個工作環境，要求不同特定位寬的情況下，雖然可在邏輯代碼簡單修改位寬即可，但各個工程都要重新編譯，靈活性不足。

在串口數據傳輸過程中，出現傳輸超時情況時，串口數據轉換以及上送會延時，影響傳輸效率，通常處理采用應答機制，但頻繁應答握手同樣影響效率。

發明內容

本發明的目的在于提供一種低速率通信網絡的提高串口傳輸速率處理系統及方法，用于解決上述現有技術的問題。

本發明一種低速率通信網絡的提高串口傳輸速率處理系統，其中，包括：上位機、FPGA以及串口芯片；其中FPGA包括寄存器列表以及串口轉換模塊；上位機通過與FPGA的數據總線，把寄存器列表的內容，由上位機發送到FPGA內部串口轉換模塊中定義好的對應寄存器上，并通過數據總線發出結束配置進程到串口轉換模塊，收到結束配置后進行數據轉換；數據轉換包括：從串口芯片接收到的串口數據，按照串口協議通過物理串口以幀為單位寫入FPGA串口轉換模塊，FPGA串口轉換模塊自適應串口波特率：根據串口協議，FPGA串口轉換模塊在收到串口接收開始標志后，將串口數據存入緩存寄存器，該緩存寄存器位寬也由上位機提前配置到寄存器位寬寄存器中，在接收前提前就位；FPGA串口轉換模塊在收到串口接收結束標志后，將緩存寄存器數據上送到數據總線；FPGA串口轉換模塊收到需要位寬大小的數據并達到設定數據包長度配置后，發出中斷信號到上位機，告知當前長度包發送完成；上位機收到FPGA串口轉換模塊通告的包長和中斷信號之后，完成一包設定長度串口數據的接收。

根據本發明的低速率通信網絡的提高串口傳輸速率處理系統的一實施例，其中，還包括：FPGA在非超時情況下，串口數據轉換到緩存寄存器后，根據預先配置的數據包長度寄存器上送上位機數據包長，并當滿足包長后發出中斷；超時情況時，如果串口驅動問題，在超過配置的超時時長還是沒有新的數據，則FPGA按照超時情況處理，提前發出中斷信號以及實際接收的數據長度。

根據本發明的低速率通信網絡的提高串口傳輸速率處理系統的一實施例，其中，FPGA的串口轉換模塊自適應串口波特率包括：根據上位機配置好的串口波特率寄存器，在接收數據之前預知適配的串口頻率，同步接收串口數據。

根據本發明的低速率通信網絡的提高串口傳輸速率處理系統的一實施例，其中，在FPGA串口轉換模塊對數據接收轉換的過程中，上位機進行其他進程的工作。