[發明專利]一種低速率通信網絡的提高串口傳輸速率處理系統及方法

有效

• 申請號: 201910040122.6
• 申請日: 2019-01-16
• 公開（公告）號: CN109828943B
• 公開（公告）日: 2023-07-14
• 發明（設計）人: 張偉;于禮斌;趙永杰;陳俊來
• 申請（專利權）人: 北京左江科技股份有限公司
• 主分類號: G06F13/42
• 分類號: G06F13/42
• 代理公司: 中國兵器工業集團公司專利中心 11011
• 代理人: 張然

1.一種低速率通信網絡的提高串口傳輸速率處理系統，其特征在于，包括：

上位機、FPGA以及串口芯片；其中FPGA包括寄存器列表以及串口轉換模塊；

上位機通過與FPGA的數據總線，把寄存器列表的內容，由上位機發送到FPGA內部串口轉換模塊中定義好的對應寄存器上，并通過數據總線發出結束配置進程到串口轉換模塊，收到結束配置后進行數據轉換；

數據轉換包括：

從串口芯片接收到的串口數據，按照串口協議通過物理串口以幀為單位寫入FPGA串口轉換模塊，FPGA串口轉換模塊自適應串口波特率：

根據串口協議，FPGA串口轉換模塊在收到串口接收開始標志后，將串口數據存入緩存寄存器，該緩存寄存器位寬也由上位機提前配置到寄存器位寬寄存器中，在接收前提前就位；

FPGA串口轉換模塊在收到串口接收結束標志后，將緩存寄存器數據上送到數據總線；

FPGA串口轉換模塊收到需要位寬大小的數據并達到設定數據包長度配置后，發出中斷信號到上位機，告知當前長度包發送完成；

上位機收到FPGA串口轉換模塊通告的包長和中斷信號之后，完成一包設定長度串口數據的接收；

FPGA在非超時情況下，串口數據轉換到緩存寄存器后，根據預先配置的數據包長度寄存器上送上位機數據包長，并當滿足包長后發出中斷；超時情況時，如果串口驅動問題，在超過配置的超時時長還是沒有新的數據，則FPGA按照超時情況處理，提前發出中斷信號以及實際接收的數據長度。

2.如權利要求1所述的低速率通信網絡的提高串口傳輸速率處理系統，其特征在于，FPGA的串口轉換模塊自適應串口波特率包括：根據上位機配置好的串口波特率寄存器，在接收數據之前預知適配的串口頻率，同步接收串口數據。

3.如權利要求1所述的低速率通信網絡的提高串口傳輸速率處理系統，其特征在于，在FPGA串口轉換模塊對數據接收轉換的過程中，上位機進行其他進程的工作。

4.如權利要求1所述的低速率通信網絡的提高串口傳輸速率處理系統，其特征在于，

在串口發送數據前，上位機先通過數據總線對寄存器列表進行配置，FPGA根據與上位機約定好的數據格式，取出相應地址的寄存器值，配置成功后，FPGA返回成功碼通告上位機配置成功，配置完成后上位機發出結束配置進程，此時FPGA內部的寄存器列表即為當前工程所需設置；若配置不成功，FPGA返回配置錯誤類型，上位機根據錯誤類型調整，再次下發配置數據，直至配置成功。

5.一種針對低速率通信網絡的提高串口傳輸速率處理方法，其特征在于，包括：

上位機通過與FPGA的數據總線，把寄存器列表的內容，由上位機發送到FPGA內部串口轉換模塊中定義好的對應寄存器上，并通過數據總線發出結束配置進程到串口轉換模塊，收到結束配置后進行數據轉換；

數據轉換包括：

從串口芯片接收到的串口數據，按照串口協議通過物理串口以幀為單位寫入FPGA串口轉換模塊，FPGA串口轉換模塊自適應串口波特率：

根據串口協議，FPGA串口轉換模塊在收到串口接收開始標志后，將串口數據存入緩存寄存器，該緩存寄存器位寬也由上位機提前配置到寄存器位寬寄存器中，在接收前提前就位；

FPGA串口轉換模塊在收到串口接收結束標志后，將緩存寄存器數據上送到數據總線；

FPGA串口轉換模塊收到需要位寬大小的數據并達到設定數據包長度配置后，發出中斷信號到上位機，告知當前長度包發送完成；

上位機收到FPGA串口轉換模塊通告的包長和中斷信號之后，完成一包設定長度串口數據的接收；

其中，該方法還包括：

FPGA在非超時情況下，串口數據轉換到緩存寄存器后，根據預先配置的數據包長度寄存器上送上位機數據包長，并當滿足包長后發出中斷；超時情況時，如果串口驅動問題，在超過配置的超時時長還是沒有新的數據，則FPGA按照超時情況處理，提前發出中斷信號以及實際接收的數據長度。

6.如權利要求5所述的低速率通信網絡的提高串口傳輸速率處理方法，其特征在于，FPGA的串口轉換模塊自適應串口波特率包括：根據上位機配置好的串口波特率寄存器，在接收數據之前預知適配的串口頻率，同步接收串口數據。