[發明專利]閃存控制器及其中的編碼電路與解碼電路

有效

• 申請號: 201910039611.X
• 申請日: 2019-01-16
• 公開（公告）號: CN111192622B
• 公開（公告）日: 2022-03-25
• 發明（設計）人: 郭軒豪
• 申請（專利權）人: 慧榮科技股份有限公司
• 主分類號: G11C29/42
• 分類號: G11C29/42
• 代理公司: 深圳新創友知識產權代理有限公司 44223
• 代理人: 江耀純

1.一種應用在一閃存控制器中的解碼電路，其特征在于，包括有：

一解碼器，用以對來自一閃存的一數據進行解碼，以產生一解碼后數據以及一解碼后校驗碼；以及

一檢查電路，耦接于所述解碼器，用以自所述解碼后校驗碼中取得一輔助數據，并根據所述輔助數據來判斷所述解碼后數據的完整性或正確性，以產生一檢查結果；

其中當所述檢查結果指出所述解碼后數據的完整性或正確性正常，則所述解碼后數據是被傳送給耦接于所述閃存控制器的一主裝置；

其中所述檢查電路是一循環冗余校驗解碼器，且所述檢查電路自所述解碼后數據取得一第一部分循環冗余校驗碼，且所述檢查電路自解碼后校驗碼中所取得的所述輔助數據是一第二部分循環冗余校驗碼，以及所述檢查電路使用所述第一部分循環冗余校驗碼以及所述第二部分循環冗余校驗碼來判斷所述解碼后數據的完整性或正確性，以產生所述檢查結果。

2.如權利要求1所述的解碼電路，其特征在于，所述解碼器為在所述閃存控制器中的一低密度奇偶檢查碼解碼器。

3.一種閃存控制器，所述閃存控制器是用來存取一閃存模塊，且所述閃存控制器的特征在于，包括有：

一存儲器，用來存儲一程序代碼；

一微處理器，用來執行所述程序代碼以控制對所述閃存模塊的存取；以及

一解碼電路，包括有：

一解碼器，用以對來自所述閃存模塊的一數據進行解碼，以產生一解碼后數據以及一解碼后校驗碼；以及

一檢查電路，耦接于所述解碼器，用以自所述解碼后校驗碼中取得一輔助數據，并根據所述輔助數據來判斷所述解碼后數據的完整性或正確性，以產生一檢查結果；

其中當所述檢查結果指出所述解碼后數據的完整性或正確性正常，則所述解碼后數據是被傳送給耦接于所述閃存控制器的一主裝置；

其中所述檢查電路是一循環冗余校驗解碼器，且所述檢查電路自所述解碼后數據取得一第一部分循環冗余校驗碼，且所述檢查電路自解碼后校驗碼中所取得的所述輔助數據是一第二部分循環冗余校驗碼，以及所述檢查電路使用所述第一部分循環冗余校驗碼以及所述第二部分循環冗余校驗碼來判斷所述解碼后數據的完整性或正確性，以產生所述檢查結果。

4.如權利要求3所述的閃存控制器，其特征在于，所述解碼器為在所述閃存控制器中的一低密度奇偶檢查碼解碼器。