[發(fā)明專利]一種集成電路版圖設(shè)計(jì)優(yōu)化方法和系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 201910026551.8
• 申請(qǐng)日: 2019-01-11
• 公開（公告）號(hào): CN109740277B
• 公開（公告）日: 2023-10-27
• 發(fā)明（設(shè)計(jì)）人: 吳玉平;陳嵐;張學(xué)連
• 申請(qǐng)（專利權(quán)）人: 中國科學(xué)院微電子研究所
• 主分類號(hào): G06F30/367
• 分類號(hào): G06F30/367;G06F30/39
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 李婷婷;王寶筠

本申請(qǐng)?zhí)峁┮环N集成電路版圖設(shè)計(jì)優(yōu)化方法和系統(tǒng)中，其中，所述優(yōu)化方法包括：獲取版圖數(shù)據(jù)和仿真激勵(lì)，從而判斷是否存在待調(diào)節(jié)性能的晶體管，若有，則調(diào)節(jié)與所述待調(diào)節(jié)性能的晶體管的柵極相鄰的柵極端對(duì)端距離；和/或，調(diào)節(jié)所述待調(diào)節(jié)性能的晶體管的柵極上覆蓋的絕緣膜類型，從而在保證集成電路版圖中晶體管性能的基礎(chǔ)上，降低晶體管的功耗，得到調(diào)節(jié)后的集成電路版圖，進(jìn)而得到優(yōu)化后的集成電路版圖。

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路版圖設(shè)計(jì)技術(shù)領(lǐng)域，尤其涉及一種集成電路版圖設(shè)計(jì)優(yōu)化方法和系統(tǒng)。

背景技術(shù)

在早期的集成電路制造工藝中，晶體管柵極未使用Si₄N₃薄膜；后在晶體管柵極上覆蓋Si₄N₃薄膜對(duì)柵結(jié)構(gòu)起到保護(hù)作用；進(jìn)一步在晶體管柵結(jié)構(gòu)上覆蓋具有應(yīng)力的Si₄N₃薄膜用于提升晶體管的性能。

此外在采用應(yīng)力絕緣膜覆蓋晶體管柵結(jié)構(gòu)提高晶體管性能的工藝中，相鄰的柵極端對(duì)端的晶體管其柵極端對(duì)端的距離對(duì)集成電路的性能有明顯的影響。

但現(xiàn)有集成電路板圖中晶體管的功耗較高，因此，亟需一種集成電路版圖優(yōu)化設(shè)計(jì)方法，對(duì)現(xiàn)有的集成電路版圖進(jìn)行進(jìn)一步優(yōu)化，以降低晶體管的功耗。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明提供一種集成電路版圖設(shè)計(jì)優(yōu)化方法和系統(tǒng)，以解決現(xiàn)有技術(shù)中集成電路中晶體管功耗較高的問題。

為實(shí)現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案：

一種集成電路版圖設(shè)計(jì)優(yōu)化方法，所述集成電路版圖中包括多個(gè)晶體管，所述晶體管包括柵極，所述柵極上覆蓋有絕緣膜，所述集成電路版圖設(shè)計(jì)優(yōu)化方法包括：

獲取所述集成電路版圖的版圖數(shù)據(jù)和仿真激勵(lì)；

根據(jù)所述版圖數(shù)據(jù)和所述仿真激勵(lì)，判斷是否存在待調(diào)節(jié)性能的晶體管；

若是，則在所述集成電路版圖上，對(duì)所述待調(diào)節(jié)性能的晶體管進(jìn)行調(diào)節(jié)，并返回所述根據(jù)所述集成電路版圖數(shù)據(jù)和所述仿真激勵(lì)，判斷是否存在待調(diào)節(jié)性能的晶體管的步驟；

若否，則輸出調(diào)節(jié)后的集成電路版圖；

其中，所述對(duì)所述待調(diào)節(jié)性能的晶體管在所述集成電路版圖上進(jìn)行調(diào)節(jié)包括：

調(diào)節(jié)與所述待調(diào)節(jié)性能的晶體管的柵極相鄰的柵極端對(duì)端距離；

和/或，

調(diào)節(jié)所述待調(diào)節(jié)性能的晶體管的柵極上覆蓋的絕緣膜類型。本發(fā)明還提供一種集成電路版圖設(shè)計(jì)優(yōu)化系統(tǒng)，包括：

獲取模塊，用于獲取集成電路版圖數(shù)據(jù)和仿真激勵(lì)；

判斷模塊，用于根據(jù)所述集成電路版圖數(shù)據(jù)和所述仿真激勵(lì)，判斷是否存在待調(diào)節(jié)性能的晶體管；

調(diào)節(jié)模塊，用于在所述集成電路版圖上，對(duì)所述待調(diào)節(jié)性能的晶體管進(jìn)行調(diào)節(jié)；

輸出模塊，用于輸出調(diào)節(jié)后的集成電路新版圖。

經(jīng)由上述的技術(shù)方案可知，本發(fā)明提供的集成電路版圖設(shè)計(jì)優(yōu)化方法和系統(tǒng)中，其中，所述優(yōu)化方法包括：獲取版圖數(shù)據(jù)和仿真激勵(lì)，從而判斷是否存在待調(diào)節(jié)性能的晶體管，若有，則調(diào)節(jié)與所述待調(diào)節(jié)性能的晶體管的柵極相鄰的柵極端對(duì)端距離；和/或，調(diào)節(jié)所述待調(diào)節(jié)性能的晶體管的柵極上覆蓋的絕緣膜類型，從而在保證集成電路版圖中晶體管性能的基礎(chǔ)上，降低晶體管的功耗，得到調(diào)節(jié)后的集成電路版圖，進(jìn)而得到優(yōu)化后的集成電路版圖。

附圖說明