[發明專利]基于FDSOI工藝的采用相位預加重的高速串行發送器

有效

• 申請號: 201910017838.4
• 申請日: 2019-01-09
• 公開（公告）號: CN109783420B
• 公開（公告）日: 2021-03-26
• 發明（設計）人: 于炎宏;張武全;肖軼;張曉輝
• 申請（專利權）人: 芯原微電子（上海）股份有限公司;芯原控股有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40;G06F13/38
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 高彥

本發明提供基于FDSOI工藝的采用相位預加重的高速串行發送器，本發明包括并串轉換電路(A1)、轉換數據位提取電路(A2)、轉換數據位相位加重電路(A3)、驅動電路(A4)、以及驅動匹配電路(A5)。本申請提供的技術方案能夠實現低壓下對所發數據的相位預加重的目的，從而抵消一部分傳輸信道對所傳輸信號的完整性的損耗，以此來擺脫電源電壓對信號高頻分量補償的限制。同時，基于FDSOI工藝背柵可調的效應，提出一種驅動阻抗匹配電路，保證了所發送信號的邊沿及幅度的對稱性，避免了共模失配影響發送信號的質量。

技術領域

本發明涉及半導體技術領域，特別是涉及基于FDSOI工藝的采用相位預加重的高速串行發送器。

背景技術

隨著半導體技術的發展和應用，電子設備的體積越來越小，存取速度越來越快。隨之而來的是系統集成度越來越高，系統功耗越來越大。因此對電子設備的低功耗設計提出了更高的要求。

為了彌補信道損耗對所發送信號質量的影響，目前應用于高速串行通信中的發送器電路多采用幅度預加重的方法，預先對輸出信號的高頻分量進行補償。通過控制輸出電流的大小可以改變串行數據中不同數據位的輸出幅度，進而實現幅度預加重。但是這種方法需要較高的電源電壓，不利于降低功耗。同時會產生電磁干擾，在工作過程中通過向外輻射電磁信號影響其他電子設備的工作。

也有現有技術采用去加重的方法對輸出信號的高頻分量進行補償。這種方法雖然可以降低電源電壓，但本質上還是一種基于幅度調制的加重方法，所以當電源電壓足夠低時，該種方法也會失效。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供基于FDSOI工藝的采用相位預加重的高速串行發送器，用于解決現有技術會產生電磁干擾，在工作過程中通過向外輻射電磁信號影響其他電子設備的工作，以及電源電壓足夠低時失效等問題。

為實現上述目的及其他相關目的，本發明提供一種基于FDSOI工藝的采用相位預加重的高速串行發送器，其包括：并串轉換電路(A1)，其輸入端輸入時鐘信號(CK)和多位并行數據，用于在時鐘信號(CK)的控制下將多位并行數據轉換為多路串行數據并輸出；其中，多路串行數據包括驅動數據(DATA_PRE)、驅動延遲數據(DATA_DLY)、加重數據(DATA_EMP)、和加重延遲數據(DATA_EMP_DLY)；轉換數據位提取電路(A2)，其輸入端連接并串轉換電路(A1)的輸出端，用于輸入并對驅動數據(DATA_PRE)中需要進行相位加重的數據位使用轉換數據位標記信號(OUT_TRANS)進行標記并輸出；轉換數據位相位加重電路(A3)，其輸入端分別連接所述并串轉換電路(A1)的輸出端以及所述轉換數據位提取電路(A2)的輸出端，用于分別輸入驅動數據(DATA_PRE)和轉換數據位標記信號(OUT_TRANS)，以在轉換數據位標記信號(OUT_TRANS)的輔助下對驅動數據(DATA_PRE)中的部分數據進行相位加重，并輸出相位加重數據(DATA_PHEMP)；所述轉換數據位相位加重電路(A3)的輸入端還輸入相位加重強度控制字(PH_EMP[2：0])，用于調節驅動數據(DATA_PRE)的延遲時間；驅動電路(A4)，其輸入端連接轉換數據位相位加重電路(A3)的輸出端以輸入相位加重數據(DATA_PHEMP)，其輸入端還輸入驅動使能信號(DRV_EN)，以將相位加重數據(DATA_PHEMP)發送至傳輸信道；驅動匹配電路(A5)，其輸出端連接驅動電路(A4)的輸入端，用于提供匹配控制電壓信號(VMATCH)，以使驅動電路(A4)的上拉電阻和下拉電阻相匹配。