[發(fā)明專利]一種測試結(jié)構(gòu)、半導(dǎo)體器件

有效

• 申請?zhí)枺?/td>: 201910016020.0
• 申請日: 2019-01-08
• 公開（公告）號: CN109727956B
• 公開（公告）日: 2020-11-13
• 發(fā)明（設(shè)計(jì)）人: 楊盛瑋;韓坤
• 申請（專利權(quán)）人: 長江存儲科技有限責(zé)任公司
• 主分類號: H01L23/544
• 分類號: H01L23/544;H01L27/092;G01R31/00
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司 11227
• 代理人: 趙秀芹;王寶筠

本申請公開了一種測試結(jié)構(gòu)以及包含該測試結(jié)構(gòu)的半導(dǎo)體器件。該測試結(jié)構(gòu)包括：襯底、測試柵極、介電材料層。襯底上具有隔離結(jié)構(gòu)，測試柵極位于隔離結(jié)構(gòu)之上。介電材料層覆蓋襯底和測試柵極，介電材料層內(nèi)設(shè)置有第一測試端和第二測試端。如此，在該測試結(jié)構(gòu)的測試柵極的側(cè)面形成有介電材料層。當(dāng)向位于介電材料層內(nèi)的第一測試端和第二測試端施加測試信號后，由于測試柵極位于隔離結(jié)構(gòu)之上，而且在隔離結(jié)構(gòu)內(nèi)部不會出現(xiàn)漏電流，如此，可以測量出測試柵極側(cè)面的介電材料層的可靠性。

技術(shù)領(lǐng)域

本申請涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種測試結(jié)構(gòu)以及包含該測試結(jié)構(gòu)的半導(dǎo)體器件。

背景技術(shù)

CMOS(Complementary Metal Oxide Semiconductor，互補(bǔ)金屬氧化物半導(dǎo)體)是指制造大規(guī)模集成電路芯片用的一種技術(shù)。其是以NMOS晶體管和PMOS晶體管互補(bǔ)形成的結(jié)構(gòu)。

在集成電路制造中，CMOS晶體管是芯片最基本的單元，扮演著重要的作用，其質(zhì)量優(yōu)劣決定了芯片的性能。

目前，對CMOS晶體管各方面的性能、可靠性測試已經(jīng)相當(dāng)完善。但是，對構(gòu)成CMOS晶體管的晶體管的柵極側(cè)面的介電材料的性能、可靠性測試的關(guān)注較少，該部分的性能和可靠性測試被忽略，這是因?yàn)闁艠O側(cè)面的介電材料的厚度和承受的應(yīng)力是整個CMOS晶體管中最不容易出現(xiàn)問題的。

然而，一旦柵極側(cè)面的介電材料這部分出現(xiàn)問題，將導(dǎo)致CMOS晶體管的可靠性分析難以進(jìn)行。

發(fā)明內(nèi)容

有鑒于此，本申請的第一方面提供了一種測試結(jié)構(gòu)，以實(shí)現(xiàn)對柵極側(cè)面介電材料的可靠性測試。

基于本申請的第一方面，本申請的第二方面提供了一種包含該測試結(jié)構(gòu)的半導(dǎo)體器件。

為了解決上述技術(shù)問題，本申請采用了如下技術(shù)方案：

本申請的第一方面提供了一種測試結(jié)構(gòu)，用于測量CMOS晶體管的柵極側(cè)面的介電材料的可靠性，其包括：

襯底，具有隔離結(jié)構(gòu)；

測試柵極，位于所述隔離結(jié)構(gòu)之上；

覆蓋所述襯底以及測試柵極的介電材料層；

位于所述介電材料層內(nèi)的第一測試端和第二測試端；

所述第一測試端位于所述測試柵極之上并與所述測試柵極電連接；

所述第二測試端位于所述測試柵極周圍的所述隔離結(jié)構(gòu)之上，且一端與所述隔離結(jié)構(gòu)接觸。

可選地，所述第一測試端包括：第一導(dǎo)電插塞和第一金屬互連線，

所述第一導(dǎo)電插塞位于所述測試柵極之上，并且所述第一導(dǎo)電插塞的一端與所述測試柵極電連接，所述第一導(dǎo)電插塞的另一端與所述第一金屬互連線電連接；

和/或，

所述第二測試端包括：第二導(dǎo)電插塞、第二金屬互連線和測試墊，

所述第二導(dǎo)電插塞位于所述測試柵極周圍，并且所述第二導(dǎo)電插塞的一端與所述隔離結(jié)構(gòu)接觸連接，所述第二導(dǎo)電插塞的另一端與所述第二金屬互連線的一端電連接；所述測試墊與所述第二金屬互連線的另一端電連接。

可選地，所述第一金屬互連線與第二金屬互連線之間的距離大于所述CMOS晶體管的柵極與源/漏極之間的距離。

可選地，所述第一金屬互連線與第二金屬互連線之間的距離大于所述CMOS晶體管的柵極與源/漏極之間的距離的2倍。

可選地，所述第二導(dǎo)電插塞在所述測試柵極的長度方向上位于所述測試柵極的一側(cè)；和/或，所述第二導(dǎo)電插塞在所述測試柵極的寬度方向上位于所述測試柵極的一側(cè)。