[發明專利]偏置電路、偏置電流調整方法以及輸入接收器

在審

• 申請號: 201910015671.8
• 申請日: 2019-01-08
• 公開（公告）號: CN111416613A
• 公開（公告）日: 2020-07-14
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H03K19/003
• 分類號: H03K19/003
• 代理公司: 北京市鑄成律師事務所 11313
• 代理人: 陳建煥;武晨燕

本發明提供一種偏置電路、偏置電流調整方法以及輸入接收器。偏置電路包括第一晶體管、第二晶體管、第一定值電阻以及放大器。第一晶體管分別與電源電壓和第一晶體管的柵極連接，第一晶體管的柵極接入偏置電壓；第二晶體管與第一晶體管連接；第一定值電阻的一端連接于第二晶體管，第一定值電阻的另一端接地；放大器分別連接共模參考電壓、第一定值電阻和第二晶體管的柵極；放大器的輸入端連接共模參考電壓和第一定值電阻的一端，放大器的輸出端與第二晶體管的柵極連接；共模參考電壓與參考電壓之和為設定值。本發明在輸入頻率較高時，參考電壓降低，共模參考電壓增大，進而使偏置電流增大，從而提高了輸入接收電路的響應速度。

技術領域

本發明涉及半導體存儲器，具體涉及一種偏置電路、偏置電流調整方法以及輸入接收器。

背景技術

在LPDDR4(Low Power Double Data Rate SDRAM 4)的應用領域中，采用了LVSTL(Low Voltage Swing Terminated Logic)作為高速接口標準。

根據LVSTL的標準，只有一個對地(VSSQ)的片上終端電阻(ODT On DieTerminator)，所以在數據傳輸時，輸入波形的擺幅(swing)在地和輸出電阻與ODT分壓值之間。如圖1所示，在轉換速率(slew rate)只有一定范圍的情況下，低頻信號在輸入端的擺幅(swing)會變大，擺幅(swing)中心點也會變高，高頻信號在輸入端的擺幅(swing)會變小，擺幅(swing)中心點也會變低，所以輸入接收器(input buffer)的參考電壓(vref)也要相應改變才能得到最好的信號接收效果。由于內存控制器可以設置不同的輸出驅動能力和輸出高電平，造成LPDDR4接收到的輸入信號擺幅很小，但是輸入信號的共模偏置電壓卻會變化很大。因此，輸入接收電路工作在很寬的共模輸入范圍時，精度和靈敏度會受到影響，同時隨著輸入共模偏置電壓的不同，功耗需求增大。

發明內容

本發明提供一種偏置電路、偏置電流調整方法以及輸入接收器，以解決以上現有技術中一個或者多個技術問題。

為達到上述目的，本發明第一方面提供了一種偏置電路，包括：

第一晶體管，所述第一晶體管的一端與電源電壓連接，所述第一晶體管的柵極接入偏置電壓(VBIAS)，所述第一晶體管的另一端與所述第一晶體管的柵極連接，所述第一晶體管用于輸出偏置電流至輸入接收電路，所述輸入接收電路中的輸入信號的工作頻率與參考電壓(VREF)成負相關；

第二晶體管，所述第二晶體管的一端與所述第一晶體管的另一端連接；

第一定值電阻，所述第一定值電阻的一端連接于所述第二晶體管的另一端，所述第一定值電阻的另一端接地；

放大器，所述放大器的第一輸入端連接共模參考電壓(VCOM)，所述放大器的第二輸入端與所述第一定值電阻的一端連接，所述放大器的輸出端與所述第二晶體管的柵極連接，所述放大器用于將所述共模參考電壓放大，以使所述偏置電路產生所述偏置電流；

其中，所述偏置電路中的所述共模參考電壓與所述輸入接收電路中的所述參考電壓之和為設定值。

在一種實施方式中，所述偏置電路還包括：

第三晶體管，所述第三晶體管的一端與所述第一晶體管的另一端連接，所述第三晶體管的另一端與所述第二晶體管的另一端連接，所述第三晶體管的柵極連接所述共模參考電壓。

在一種實施方式中，所述偏置電路還包括：