[發明專利]偏置電路、偏置電流調整方法以及輸入接收器

在審

• 申請號: 201910015671.8
• 申請日: 2019-01-08
• 公開（公告）號: CN111416613A
• 公開（公告）日: 2020-07-14
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H03K19/003
• 分類號: H03K19/003
• 代理公司: 北京市鑄成律師事務所 11313
• 代理人: 陳建煥;武晨燕

1.一種偏置電路，其特征在于，包括：

第一晶體管，所述第一晶體管的一端與電源電壓連接，所述第一晶體管的柵極接入偏置電壓，所述第一晶體管的另一端與所述第一晶體管的柵極連接，所述第一晶體管用于輸出偏置電流至輸入接收電路，所述輸入接收電路中的輸入信號的工作頻率與參考電壓成負相關；

第二晶體管，所述第二晶體管的一端與所述第一晶體管的另一端連接；

第一定值電阻，所述第一定值電阻的一端連接于所述第二晶體管的另一端，所述第一定值電阻的另一端接地；

放大器，所述放大器的第一輸入端連接共模參考電壓，所述放大器的第二輸入端與所述第一定值電阻的一端連接，所述放大器的輸出端與所述第二晶體管的柵極連接，所述放大器用于將所述共模參考電壓放大，以使所述偏置電路產生所述偏置電流；

其中，所述偏置電路中的所述共模參考電壓與所述輸入接收電路中的所述參考電壓之和為設定值。

2.如權利要求1所述的偏置電路，其特征在于，所述偏置電路還包括：

第三晶體管，所述第三晶體管的一端與所述第一晶體管的另一端連接，所述第三晶體管的另一端與所述第二晶體管的另一端連接，所述第三晶體管的柵極連接所述共模參考電壓。

3.如權利要求2所述的偏置電路，其特征在于，所述偏置電路還包括：

第四晶體管，所述第四晶體管設置在所述第一晶體管的另一端與所述第一晶體管的柵極連接線上，所述第四晶體管的一端與所述第一晶體管的另一端連接，所述第四晶體管的柵極連接所述參考電壓，所述第四晶體管的另一端分別與所述第一晶體管的柵極、所述第二晶體管的一端和所述第三晶體管的一端連接，所述第四晶體管與所述輸入接收電路中用于接入所述參考電壓的晶體管為同類型和尺寸的晶體管。

4.如權利要求1-3任一項所述的偏置電路，其特征在于，所述偏置電路還包括電壓調節器，所述電壓調節器用于調節所述共模參考電壓和所述參考電壓的電壓值，所述電壓調節器包括：

選擇模塊，所述選擇模塊包括多個選擇單元，所述選擇單元包括第一或非門、第二或非門、與非門和非門，所述第一或非門和所述第二或非門均具有至少三個輸入端，所述第一或非門與所述第二或非門的輸出端均與所述與非門輸入端連接，所述與非門的輸出端與所述非門的輸入端連接；

分壓模塊，所述分壓模塊包括多個串聯的第二定值電阻、第一復用器和第二復用器；第一個所述第二定值電阻的一端與基準電壓連接，最后一個所述第二定值電阻的一端接地；所述第一復用器的輸入端連接在各相鄰兩個所述第二定值電阻連線之間，所述第一復用器與所述選擇單元連接，所述第一復用器用于根據所述選擇單元獲取第一數值的所述參考電壓，所述第二復用器的輸入端連接在各相鄰兩個所述第二定值電阻連線之間，所述第二復用器與所述選擇單元連接，所述第二復用器用于根據所述選擇單元獲取第二數值的所述共模參考電壓。

5.如權利要求4所述的偏置電路，其特征在于，所述設定值為50％基準電壓，所述第一數值包括10％～42％基準電壓，第二數值包括8％～40％基準電壓，所述第一數值與所述第二數值之和為50％基準電壓。

6.如權利要求5所述的偏置電路，其特征在于，所述第一晶體管為PMOS管；所述第一晶體管的源極與電源電壓連接；

所述第二晶體管為NMOS管，所述第二晶體管的漏極與所述第一晶體管的漏極連接；

所述第三晶體管為PMOS管，所述第三晶體管的源極與所述第一晶體管的漏極連接，所述第三晶體管的漏極與所述第二晶體管的源極連接；

所述第四晶體管為PMOS管，所述第四晶體管的源極與所述第一晶體管的漏極連接，所述第四晶體管的漏極分別與所述第一晶體管的柵極、所述第二晶體管的漏極和所述第三晶體管的源極連接。

7.如權利要求5所述的偏置電路，其特征在于，所述偏置電路還包括：

第五晶體管，所述第五晶體管的一端與電源電壓連接，所述第五晶體管的柵極連接所述共模參考電壓，所述第五晶體管的另一端與所述第一定值電阻的一端連接，所述第五晶體管用于提供額外的偏置電流以補償工藝偏差。