[發明專利]一種用于喚醒處理器的電路和方法

有效

• 申請號: 201910007121.1
• 申請日: 2019-01-04
• 公開（公告）號: CN109683975B
• 公開（公告）日: 2022-02-15
• 發明（設計）人: 劉慧;謝文錄
• 申請（專利權）人: 華大半導體有限公司
• 主分類號: G06F9/4401
• 分類號: G06F9/4401;G06F1/04;G06F1/3234
• 代理公司: 上海智晟知識產權代理事務所(特殊普通合伙) 31313
• 代理人: 李鏑的

1.一種用于喚醒處理器的電路，其中所述處理器能夠工作在下列模式中：

待機模式，在待機模式下，處理器處于待機狀態；以及

運行模式，在運行模式下，處理器能夠以比處理器的中斷階段下更高的負荷運行，其中在中斷階段，所述處理器從待機模式被喚醒并進入運行模式；

所述電路包括：

第一喚醒電路，其被配置為在中斷階段向處理器提供具有第一精度的第一系統時鐘；以及

第二喚醒電路，其被配置為在運行模式下向處理器提供具有第二精度的第二系統時鐘，其中第二精度高于第一精度，并且其中所述第一喚醒電路以第一電流運行，所述第二喚醒電路以第二電流運行，第二電流的大小低于第一電流的大小。

2.根據權利要求1所述的電路，其中第一喚醒電路包括第一振蕩器，并且所述第一電流是提供給第一振蕩器的第一參考電流，其中所述第一振蕩器被配置為根據所提供的第一參考電流生成具有第一精度的第一系統時鐘；和/或

第二喚醒電路包括第二振蕩器，并且所述第二電流是提供給第二振蕩器的第二參考電流，其中所述第二振蕩器被配置為根據所提供的第二參考電流生成具有第二精度的第二系統時鐘。

3.根據權利要求2所述的電路，其中所述處理器是微控制單元MCU，并且所述振蕩器是RC振蕩器RCOSC；其中中斷階段的長度為1-10μs。

4.根據權利要求1所述的電路，其中電流的精度包括電流的穩定性。

5.根據權利要求1所述的電路，其中所述處理器為微控制單元、通用處理器、或專用處理器。

6.一種用于喚醒處理器的方法，其中所述處理器能夠工作在下列模式中：

待機模式，在待機模式下，處理器處于待機狀態；以及

運行模式，在所述模式下，處理器能夠以比中斷階段下更高的負荷運行，其中在中斷階段，所述處理器從待機模式被喚醒并進入運行模式；

該方法包括下列步驟：

在中斷階段以第一電流運行第一喚醒電路并且以第二電流運行第二喚醒電路，并且第二電流的大小低于第一電流的大??；

由第一喚醒電路在中斷階段向處理器提供具有第一精度的第一系統時鐘；以及

由第二喚醒電路在運行模式下向處理器提供具有第二精度的第二系統時鐘，其中第二精度高于第一精度。