[發明專利]快閃存儲器及其形成方法

有效

• 申請號: 201910001630.3
• 申請日: 2019-01-02
• 公開（公告）號: CN109742076B
• 公開（公告）日: 2020-12-08
• 發明（設計）人: 于濤;李冰寒
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L27/11521
• 分類號: H01L27/11521
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 徐文欣;吳敏

一種快閃存儲器及其形成方法，快閃存儲器包括：半導體襯底，所述半導體襯底包括源線區和浮柵區，所述浮柵區與源線區鄰接且位于源線區兩側；位于所述半導體襯底源線區內的源區；位于所述源區上的源線層，所述源線層與源區電連接；分別位于半導體襯底的浮柵區上的浮柵極結構，所述浮柵極結構的高度大于源線層的高度；位于源線層上的擦除柵極結構。所述快閃存儲器的性能得到提高。

技術領域

本發明涉及半導體制造領域，尤其涉及一種快閃存儲器及其形成方法。

背景技術

快閃存儲器是集成電路產品中一種重要的器件?？扉W存儲器的主要特點是在不加電壓的情況下能長期保持存儲的信息?？扉W存儲器具有集成度高、較快的存取速度和易于源線等優點，因而得到廣泛的應用。

快閃存儲器分為兩種類型：疊柵(stack gate)快閃存儲器和分柵(split gate)快閃存儲器。疊柵快閃存儲器具有浮柵和位于浮柵的上方的控制柵。疊柵快閃存儲器存在過源線的問題。與疊柵快閃存儲器不同的是，分柵快閃存儲器在浮柵的一側形成作為源線柵極的字線。分柵快閃存儲器能有效的避免過源線效應。

然而，現有的分柵快閃存儲器的性能較差。

發明內容

本發明解決的技術問題是提供一種快閃存儲器及其形成方法，以提高快閃存儲器的性能。

為解決上述技術問題，本發明提供一種快閃存儲器，包括：半導體襯底，所述半導體襯底包括源線區和浮柵區，所述浮柵區與源線區鄰接且位于源線區兩側；位于所述半導體襯底源線區內的源區；位于所述源區上的源線層，所述源線層與源區電連接；分別位于半導體襯底的浮柵區上的浮柵極結構，所述浮柵極結構的高度大于源線層的高度；位于源線層上的擦除柵極結構。

可選的，所述浮柵極結構的高度為300?！?000埃。

可選的，所述源線層的高度為300埃～2000埃。

可選的，所述擦除柵極結構還覆蓋部分浮柵極結構頂部表面。

可選的，所述半導體襯底還包括字線位線區，所述字線位線區位于源線區和浮柵區兩側，且所述字線位線區與浮柵區鄰接；所述快閃存儲器還包括：位于字線位線區上的字線結構；位于字線結構、源線層和浮柵極結構兩側的半導體襯底中的漏區。

可選的，擦除柵極結構包括：擦除柵極氧化層和位于擦除柵極氧化層表面的擦除柵極層；所述擦除柵極氧化層覆蓋源線層表面。

可選的，浮柵結構包括：浮柵極氧化層和位于浮柵極氧化層表面的浮柵極層；所述浮柵極氧化層位于半導體襯底的浮柵區表面。

可選的，字線結構包括：字線氧化層和位于字線氧化層表面的字線層；所述字線氧化層位于半導體襯底的字線位線區表面。

本發明還一種快閃存儲器的形成方法，包括：提供半導體襯底，所述半導體襯底包括源線區和浮柵區，所述浮柵區與源線區鄰接且位于源線區兩側；在所述半導體襯底源線區內形成源區；在所述源區上形成源線層，所述源線層與源區電連接；分別在半導體襯底的浮柵區上形成浮柵極結構，所述浮柵極結構的高度大于源線層的高度；在所述源線層上形成擦除柵極結構。

可選的，形成所述擦除柵極結構后形成所述浮柵極結構。

可選的，所述字線位線區位于源線區和浮柵區兩側，且所述字線位線區與浮柵區鄰接。還包括：分別在字線位線區上形成字線結構，所述字線結構覆蓋浮柵極結構側壁；在字線結構、源線層和浮柵極結構兩側的半導體襯底中形成漏區。