[發明專利]半導體結構及其制備方法

在審

• 申請號: 201880097214.1
• 申請日: 2018-09-07
• 公開（公告）號: CN113169227A
• 公開（公告）日: 2021-07-23
• 發明（設計）人: 程凱;劉凱
• 申請（專利權）人: 蘇州晶湛半導體有限公司
• 主分類號: H01L29/778
• 分類號: H01L29/778;H01L21/338;H01L21/205
• 代理公司: 北京布瑞知識產權代理有限公司 11505
• 代理人: 孟潭

一種半導體結構，包括：襯底和設置在襯底上的外延層。外延層的至少一部分摻雜有金屬原子，靠近襯底的外延層的下表面的金屬的摻雜濃度高于1×10¹⁷atoms/cm³。

技術領域

本發明涉及半導體技術，尤其涉及一種具有金屬摻雜層的半導體結構及其形成方法。

背景技術

III-V族半導體材料(例如GaN、AlGaN等)在電、物理和化學特性方面具有許多優勢，例如寬帶隙、高電子遷移率、高擊穿電壓和出色的化學穩定性。因此，這種材料特別適合大功率、高頻和高溫應用。用于這些應用類型的半導體器件具有高電子遷移率，并且可以在高頻工作時承受高壓。例如，這些器件可以包括高電子遷移率晶體管(HEMTs)、異質結場效應晶體管(HFETs)或調制摻雜場效應晶體管(MODFETs)。

發明內容

在本發明的一些實施例中，提供了一種形成半導體結構的方法。該形成半導體結構的方法包括：提供襯底；在襯底上形成不連續金屬原子層；在所述不連續金屬原子層上形成外延層，其中，在外延層的生長過程中，將不連續金屬原子層中的金屬原子驅入到外延層中，使得外延層的至少一部分摻雜有金屬原子。由于不連續金屬原子層，與原子從襯底擴散相對應的電流漏泄現象消除，外延層由于摻雜了金屬原子而具有更平滑的表面形態、更好的晶體質量和更高的電阻率。

在本發明的一些實施例中，該方法還包括在襯底與不連續金屬原子層之間形成成核層。

在本發明的一些實施例中，成核層包括GaN、AlN、AlGaN、AlInGaN或其組合。

在本發明的一些實施例中，外延層包括GaN、AlN、AlGaN、AlInGaN或其組合。

在本發明的一些實施例中，不連續金屬原子層中的金屬包括Fe、Mn、Sb、Bi、Cd、Zn、Mg、Na或其組合。

在本發明的一些實施例中，該方法還包括在外延層上形成異質結，在異質結上形成柵極結構、源極接觸和漏極接觸。

在本發明的一些實施例中，提供了一種半導體結構，該半導體結構包括：襯底；以及設置在該襯底上的外延層，其中該外延層包括設置在該襯底上的摻雜有金屬原子的金屬摻雜層，金屬原子的摻雜濃度從金屬摻雜層的下表面到上表面逐漸降低，金屬摻雜層的下表面的金屬原子的摻雜濃度高于1×10¹⁷atoms/cm³。

在本發明的一些實施例中，半導體結構還包括設置在襯底與金屬摻雜層之間的成核層。

在本發明的一些實施例中，成核層包括GaN、AlN、AlGaN、AlInGaN或其組合。

在本發明的一些實施例中，外延層包括AlN、AlGaN、AlInN、AlInGaN或其組合。

在本發明的一些實施方式中，金屬原子包括Fe、Mn、Sb、Bi、Cd、Zn，Mg、Na或其組合。

在本發明的一些實施例中，半導體結構包括設置在外延層上的異質結；以及設置在異質結上的柵極結構、源極接觸和漏極接觸。

附圖說明

通過參考附圖閱讀下面的詳細描述和示例，可以進一步理解本發明，其中：

圖1A至圖1E所示為本發明實施例提供的與方法200的各個階段相對應的半導體結構。

圖2所示為本發明實施例提供的形成半導體結構的方法200。

圖3所示為金屬摻雜的摻雜濃度與傳統金屬摻雜層的總厚度之間的關系。

圖4所示為金屬摻雜的摻雜濃度與如圖1D所示實施例中的金屬摻雜層的總厚度之間的關系。

圖5A所示為無金屬摻雜的外延層的5×5μm² AFM掃描。