[發(fā)明專利]薄膜晶體管及其制造方法

在審

• 申請?zhí)枺?/td>: 201880096405.6
• 申請日: 2018-08-08
• 公開（公告）號: CN112740420A
• 公開（公告）日: 2021-04-30
• 發(fā)明（設(shè)計）人: 大田裕之;井上智博
• 申請（專利權(quán)）人: 堺顯示器制品株式會社
• 主分類號: H01L29/786
• 分類號: H01L29/786
• 代理公司: 深圳市賽恩倍吉知識產(chǎn)權(quán)代理有限公司 44334
• 代理人: 葉乙梅

薄膜晶體管(101)具有柵極(2)；半導(dǎo)體層(4)，在柵極上隔著柵極絕緣層(3)配置；源極(8s)，在半導(dǎo)體層(4)的一部分上隔著第一接觸層(Cs)配置；漏極(8d)，在另一部分上隔著第二接觸層(Cd)配置,第一和第二接觸層具有包含第一非晶硅層和N個(N為1以上的整數(shù))雙層結(jié)構(gòu)S(n)(n為1以上且N以下的整數(shù))的層疊結(jié)構(gòu)，所述第一非晶硅層與所述源電極或所述漏電極直接接觸,所述N個雙層結(jié)構(gòu)S(n)分別由第二非晶硅層72(n)、與第二非晶硅層72(n)的上表面直接接觸的第三非晶硅層73(n)構(gòu)成,各雙層結(jié)構(gòu)S(n)的第二非晶硅層以及第三非晶硅層中的n型雜質(zhì)濃度C2(n)、C3(n)和第一非晶硅層的n型雜質(zhì)濃度Cl對于任意的n,滿足C2(n)C3(n)C1的關(guān)系。

技術(shù)領(lǐng)域

本發(fā)明涉及薄膜晶體管及其制造方法。

背景技術(shù)

薄膜晶體管(Thin Film Transistor,以下稱為“TFT”)作為例如液晶顯示裝置、有機(jī)EL顯示裝置等顯示裝置的有源矩陣基板中的開關(guān)元件使用。在本說明書中，這種TFT稱為“像素用TFT”。以往，作為像素用TFT，非晶硅膜(以下簡稱為“a-Si膜”)作為活性層的非晶硅TFT、多晶硅膜(以下簡稱為“poly-Si膜”)作為活性層的多晶硅TFT等被廣泛使用。一般地，由于poly-Si膜的場效應(yīng)遷移度比a-Si膜的場效應(yīng)遷移度更高，因此，多晶硅TFT具有與非晶硅TFT相比高的電流驅(qū)動力(即，導(dǎo)通電流大)。

將在活性層的基板側(cè)配置有柵極電極的TFT稱為“底柵型TFT”,將在活性層的上方(基板的相反側(cè))配置有柵極電極的TFT稱為“頂柵型TFT”。若形成底柵型TFT作為像素用TFT,則有時比形成頂柵型TFT在成本方面更有利。多晶硅TFT通常為頂柵型,但也提出了底柵型的多晶硅TFT。

作為底柵型TFT,已知有溝道蝕刻型TFT(以下稱為“CE型TFT”)和蝕刻阻擋型TFT(以下稱為“ES型TFT”)。在CE型TFT中,在活性層上直接形成導(dǎo)電膜,對該導(dǎo)電膜進(jìn)行圖案化,從而得到源極和漏極(源極漏極分離)。對此,在ES型TFT中,以用作為蝕刻阻擋發(fā)揮作用的絕緣層(以下,稱為“保護(hù)絕緣層”)覆蓋活性層的溝道部分的狀態(tài)下進(jìn)行源極-漏極分離工序。

例如,專利文獻(xiàn)1及2公開了將多晶(或非晶)硅層作為活性層的底柵型(ES型)的TFT。在這些文獻(xiàn)中,在TFT的活性層與源極以及漏極之間分別設(shè)置有包含雜質(zhì)的半導(dǎo)體層。在本說明書中,將連接電極與活性層的低電阻的半導(dǎo)體層稱為“接觸層”。

現(xiàn)有技術(shù)文獻(xiàn)

專利文獻(xiàn)

專利文獻(xiàn)1:日本特開平6-151856號公報

專利文獻(xiàn)2：國際公開第2016/157351號

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問題

有源矩陣基板的像素用TFT不僅要求導(dǎo)通特性的提高,還要求截止特性的提高。

然而,在現(xiàn)有的TFT中,在柵極與漏極重疊的區(qū)域,會有從柵極-漏極間的高電場產(chǎn)生因量子力學(xué)的隧道效應(yīng)導(dǎo)致的漏電流(GIDL:Gate-InducedDrainLeakage，柵致漏極泄漏)、截止漏電流變大的情況。詳細(xì)內(nèi)容后文敘述。當(dāng)截止漏電流較大時,例如有可能在顯示面板的點亮?xí)r產(chǎn)生顯示不均等使顯示特性降低。

本發(fā)明的一實施方式是鑒于上述情況而完成的，其目在于，提供一種能夠減小截止漏電流的薄膜晶體管及其制造方法。

用于解決技術(shù)問題的技術(shù)方案