[發明專利]半導體集成電路

在審

• 申請號: 201880096203.1
• 申請日: 2018-08-09
• 公開（公告）號: CN112514256A
• 公開（公告）日: 2021-03-16
• 發明（設計）人: 村田豊;上野晃
• 申請（專利權）人: 奧林巴斯株式會社
• 主分類號: H03K5/00
• 分類號: H03K5/00;G06F1/10
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 孫明浩;崔成哲

1.一種半導體集成電路，其中，

所述半導體集成電路具備：

相位同步電路，其與基準時鐘信號同步，并生成對所述基準時鐘信號進行倍頻而得到的同步時鐘信號；

邊沿檢測電路，其在所述同步時鐘信號的定時檢測所述基準時鐘信號的信號波形發生變化的邊沿，并輸出表示檢測到所述邊沿的定時的邊沿檢測信號；以及

時鐘分頻電路，其在與所述邊沿檢測信號相應的定時被復位，生成對所述同步時鐘信號進行分頻而得到的分頻時鐘信號。

2.根據權利要求1所述的半導體集成電路，其中，

所述邊沿檢測電路輸出所述同步時鐘信號的1個周期量的所述邊沿檢測信號。

3.根據權利要求2所述的半導體集成電路，其中，

所述半導體集成電路還具備延遲調整部，該延遲調整部使所述邊沿檢測信號以所述同步時鐘信號的周期的單位而延遲。

4.根據權利要求3所述的半導體集成電路，其中，

所述半導體集成電路還具備：

延遲部，其模擬所述分頻時鐘信號的路徑的傳播延遲，使所述分頻時鐘信號延遲與所述傳播延遲相應的時間；以及

相位比較部，其對所述基準時鐘信號與由所述延遲部延遲后的所述分頻時鐘信號的相位進行比較。

5.根據權利要求4所述的半導體集成電路，其中，

所述延遲調整部使所述邊沿檢測信號延遲基于所述相位比較部的相位比較結果而設定的所述同步時鐘信號的周期量的時間。

6.根據權利要求5所述的半導體集成電路，其中，

所述半導體集成電路還具備延遲微調整部，該延遲微調整部使所述分頻時鐘信號延遲所述同步時鐘信號的1個周期內的時間，

所述延遲部使由所述延遲微調整部延遲后的所述分頻時鐘信號進一步延遲與所述傳播延遲相應的時間。

7.根據權利要求6所述的半導體集成電路，其中，

所述延遲微調整部使所述分頻時鐘信號延遲基于所述相位比較部的相位比較結果而設定的時間。

8.根據權利要求1至7中的任意一項所述的半導體集成電路，其中，

所述半導體集成電路還具備控制部，該控制部使所述邊沿檢測電路開始所述邊沿的檢測。

9.根據權利要求3至7中的任意一項所述的半導體集成電路，其中，

所述半導體集成電路還具備控制部，該控制部使所述邊沿檢測電路開始所述邊沿的檢測，并且對所述延遲調整部設定使所述邊沿檢測信號延遲的時間。

10.根據權利要求4至7中的任意一項所述的半導體集成電路，其中，

所述半導體集成電路還具備控制部，該控制部使所述邊沿檢測電路開始所述邊沿的檢測，并且基于所述相位比較部的相位比較結果，對所述延遲調整部設定使所述邊沿檢測信號延遲的時間。

11.根據權利要求6或7所述的半導體集成電路，其中，

所述半導體集成電路還具備控制部，該控制部使所述邊沿檢測電路開始所述邊沿的檢測，并且基于所述相位比較部的相位比較結果，對所述延遲調整部設定使所述邊沿檢測信號延遲的時間，對所述延遲微調整部設定使所述分頻時鐘信號延遲的時間。