[發(fā)明專利]相位同步電路、收發(fā)電路以及集成電路

在審

• 申請?zhí)枺?/td>: 201880095477.9
• 申請日: 2018-07-10
• 公開（公告）號: CN112400279A
• 公開（公告）日: 2021-02-23
• 發(fā)明（設(shè)計）人: 柘植政利
• 申請（專利權(quán)）人: 株式會社索思未來
• 主分類號: H03L7/00
• 分類號: H03L7/00;H03L7/07;H04B1/403
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司 11227
• 代理人: 舒艷君;王海奇

本發(fā)明的相位同步電路具有：第一延遲電路(311)，以第一延遲量對第一參照時鐘信號進行延遲，輸出第一延遲參照時鐘信號，其中，上述第一延遲量能夠調(diào)整；第一時鐘控制電路(312～314、316)，對上述第一延遲參照時鐘信號和第一輸出時鐘信號的相位進行比較，基于上述比較的結(jié)果生成第一時鐘控制信號；第一時鐘信號生成電路(315)，基于上述第一時鐘控制信號生成上述第一輸出時鐘信號；以及第一監(jiān)視電路(317、318)，監(jiān)視上述第一輸出時鐘信號的抖動，基于上述第一輸出時鐘信號的抖動的監(jiān)視結(jié)果調(diào)整上述第一延遲量。

技術(shù)領(lǐng)域

本發(fā)明涉及相位同步電路、收發(fā)電路以及集成電路。

背景技術(shù)

已知有使用了通過分頻器生成將電壓控制振蕩器的輸出時鐘分頻為規(guī)定的值的反饋時鐘的鎖相環(huán)的時鐘產(chǎn)生電路(參照專利文獻1)。相位比較器檢測反饋時鐘與輸入基準時鐘之間的相位差，生成用于使該相位差消失的相位誤差信號，來控制電壓控制振蕩器的輸出時鐘。調(diào)整電路在輸入基準時鐘的頻率變動大于規(guī)定的范圍的情況下，將頻率變動調(diào)整至規(guī)定的范圍內(nèi)。

另外，已知有包括用于生成表示對相位比較器的第一輸入給予的信號與對相位比較器的第二輸入給予的信號之間的相位差的信號的相位比較器的鎖相環(huán)電路(參照專利文獻2)。第一延遲元件對供給到相位比較器的第一輸入的信號給予延遲。第二延遲元件對供給到相位比較器的第二輸入的信號給予延遲。由第一延遲元件以及第二延遲元件中的至少一個給予的延遲根據(jù)相關(guān)的延遲控制值而變化。微控制器與第一延遲元件以及第二延遲元件結(jié)合，生成相關(guān)的延遲控制值。鎖相環(huán)電路、第一延遲元件、第二延遲元件以及微控制器存在于相同的半導(dǎo)體基板上。

另外，已知有具有根據(jù)輸入時鐘生成相位插補控制信號的相位插補控制部的鎖相環(huán)(參照專利文獻3)。相位/頻率檢測器檢測第二基準時鐘與反饋時鐘之間的相位差，輸出表示相位差的相位誤差信號。環(huán)路濾波器對相位誤差信號進行濾波來生成第一控制信號。相位插補振蕩器根據(jù)由相位插補控制信號控制的第一基準時鐘和由第一控制信號控制的振蕩條件生成進行了相位插補后的輸出時鐘。N分頻電路(N是整數(shù))對輸出時鐘進行N分頻以生成反饋時鐘。可變延遲模塊與相位/頻率檢測器結(jié)合，使輸入時鐘延遲由第二控制信號控制的量來生成第二基準時鐘。

專利文獻1：日本特開2004－153332號公報

專利文獻2：美國專利第9859901號說明書

專利文獻3：美國專利第8253454號說明書

鎖相環(huán)電路生成輸出時鐘信號。但是，有時在輸出時鐘信號產(chǎn)生抖動。抖動是在輸出時鐘信號的時間軸方向產(chǎn)生的高頻的變動(波動)。

發(fā)明內(nèi)容

在一個方面，本發(fā)明的目的在于提供能夠減少輸出時鐘信號的抖動的相位同步電路、收發(fā)電路以及集成電路。

相位同步電路具有：第一延遲電路，以第一延遲量對第一參照時鐘信號進行延遲，輸出第一延遲參照時鐘信號，其中，上述第一延遲量能夠調(diào)整；第一時鐘控制電路，對上述第一延遲參照時鐘信號和第一輸出時鐘信號的相位進行比較，基于上述比較的結(jié)果生成第一時鐘控制信號；第一時鐘信號生成電路，基于上述第一時鐘控制信號生成上述第一輸出時鐘信號；以及第一監(jiān)視電路，監(jiān)視上述第一輸出時鐘信號的抖動，基于上述第一輸出時鐘信號的抖動的監(jiān)視結(jié)果調(diào)整上述第一延遲量。

在一個方面，能夠減少第一輸出時鐘信號的抖動。

附圖說明

圖1是表示第一實施方式的集成電路的構(gòu)成例的圖。

圖2是表示與多個鎖相環(huán)電路共用連接的電源電位節(jié)點以及接地電位節(jié)點的圖。

圖3是表示鎖相環(huán)電路的構(gòu)成例的圖。

圖4是表示集成電路的控制方法的流程圖。

圖5是表示第二實施方式的鎖相環(huán)電路的構(gòu)成例的圖。