[發明專利]相位同步電路、收發電路以及集成電路

在審

• 申請號: 201880095477.9
• 申請日: 2018-07-10
• 公開（公告）號: CN112400279A
• 公開（公告）日: 2021-02-23
• 發明（設計）人: 柘植政利
• 申請（專利權）人: 株式會社索思未來
• 主分類號: H03L7/00
• 分類號: H03L7/00;H03L7/07;H04B1/403
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 舒艷君;王海奇

1.一種相位同步電路，具有：

第一延遲電路，以第一延遲量對第一參照時鐘信號進行延遲，輸出第一延遲參照時鐘信號，其中，上述第一延遲量能夠調整；

第一時鐘控制電路，對上述第一延遲參照時鐘信號和第一輸出時鐘信號的相位進行比較，基于上述比較的結果生成第一時鐘控制信號；

第一時鐘信號生成電路，基于上述第一時鐘控制信號生成上述第一輸出時鐘信號；以及

第一監視電路，監視上述第一輸出時鐘信號的抖動，基于上述第一輸出時鐘信號的抖動的監視結果調整上述第一延遲量。

2.根據權利要求1所述的相位同步電路，其中，

上述第一監視電路基于上述第一時鐘控制信號的變動調整上述第一延遲量。

3.根據權利要求1所述的相位同步電路，其中，

上述相位同步電路還具有：

第二時鐘控制電路，對第二參照時鐘信號和第二輸出時鐘信號的相位進行比較，基于上述比較的結果生成第二時鐘控制信號；以及

第二時鐘信號生成電路，基于上述第二時鐘控制信號生成上述第二輸出時鐘信號，

上述第一監視電路基于上述第一時鐘控制信號的變動和上述第二時鐘控制信號的變動調整上述第一延遲量。

4.根據權利要求1所述的相位同步電路，其中，

上述相位同步電路還具有：

第二時鐘控制電路，對第二參照時鐘信號和第二輸出時鐘信號的相位進行比較，基于上述比較的結果生成第二時鐘控制信號；

第二時鐘信號生成電路，基于上述第二時鐘控制信號生成上述第二輸出時鐘信號；

第二延遲電路，以第二延遲量對第三參照時鐘信號進行延遲，輸出第二延遲參照時鐘信號，其中，上述第二延遲量能夠調整；

第三時鐘控制電路，對上述第二延遲參照時鐘信號和第三輸出時鐘信號的相位進行比較，基于上述比較的結果生成第三時鐘控制信號；

第三時鐘信號生成電路，基于上述第三時鐘控制信號生成上述第三輸出時鐘信號；以及

第二監視電路，監視上述第三輸出時鐘信號的抖動，基于上述第三輸出時鐘信號的抖動的監視結果調整上述第二延遲量。

5.根據權利要求4所述的相位同步電路，其中，

上述第一時鐘控制電路和上述第一時鐘信號生成電路的組設置于上述第二時鐘控制電路和上述第二時鐘信號生成電路的組、與上述第三時鐘控制電路和上述第三時鐘信號生成電路的組之間，

在上述第一時鐘控制電路和上述第一時鐘信號生成電路的組以及上述第二時鐘控制電路和上述第二時鐘信號生成電路的組動作，上述第三時鐘控制電路和上述第三時鐘信號生成電路的組不動作的狀態下，上述第一監視電路基于上述第一時鐘控制信號的變動調整上述第一延遲量，

之后，在上述第一時鐘控制電路和上述第一時鐘信號生成電路的組、上述第二時鐘控制電路和上述第二時鐘信號生成電路的組、以及上述第三時鐘控制電路和上述第三時鐘信號生成電路的組動作的狀態下，上述第二監視電路基于上述第三時鐘控制信號的變動調整上述第二延遲量。

6.根據權利要求1所述的相位同步電路，其中，

上述第一監視電路基于根據上述第一輸出時鐘信號生成的發送信號的眼圖案調整上述第一延遲量。

7.一種收發電路，具有：

第一相位同步電路，生成第一輸出時鐘信號；

第一發送電路，基于上述第一輸出時鐘信號進行發送；以及

第一接收電路，基于上述第一輸出時鐘信號進行接收，

上述第一相位同步電路具有：

第一延遲電路，以第一延遲量對第一參照時鐘信號進行延遲，輸出第一延遲參照時鐘信號，其中，上述第一延遲量能夠調整；

第一時鐘控制電路，對上述第一延遲參照時鐘信號和上述第一輸出時鐘信號的相位進行比較，基于上述比較的結果生成第一時鐘控制信號；

第一時鐘信號生成電路，基于上述第一時鐘控制信號生成上述第一輸出時鐘信號；以及

第一監視電路，監視上述第一輸出時鐘信號的抖動，基于上述第一輸出時鐘信號的抖動的監視結果調整上述第一延遲量。