[發明專利]存儲器系統及控制方法

在審

• 申請號: 201880095358.3
• 申請日: 2018-09-13
• 公開（公告）號: CN112400163A
• 公開（公告）日: 2021-02-23
• 發明（設計）人: 板垣清太郎
• 申請（專利權）人: 鎧俠股份有限公司
• 主分類號: G06F12/00
• 分類號: G06F12/00;G11C5/04;G11C5/06
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 張世俊

1.一種存儲器系統，具備：

多個存儲器封裝，包含多個存儲器芯片，且將成對對向配置的組配置多個并利用共通總線連接；

ODT(On Die Termination)電路，配置在所有的所述存儲器封裝，抑制信號的反射；及

控制器，經由所述共通總線，對指定的存儲器封裝的存儲器芯片寫入或讀出數據，且進行所述存儲器封裝的所述ODT電路的導通斷開控制；且

所述控制器保持用以將根據由至少2個循環的周期信號定義的2bit的信息信號而設定的所述ODT電路導通的ODT啟動條件，且在使用所述周期信號取得的芯片使能信號CEn的確立狀態包含在所述ODT啟動條件的類型中時，導通所述ODT電路。

2.一種存儲器系統，具備：

多個存儲器封裝，包含多個存儲器芯片，且將成對對向配置的組配置多個并利用共通總線連接；

ODT(On Die Termination)電路，配置在所有的所述存儲器芯片，抑制信號的反射；及

控制器，經由所述共通總線，對指定的存儲器封裝的存儲器芯片寫入或讀取數據，且進行所述存儲器芯片的所述ODT電路的導通斷開控制；且

所述控制器保持用以將根據由至少2個循環的周期信號定義的2bit的信息信號而設定的所述ODT電路導通的ODT啟動條件，且在使用所述周期信號取得的芯片使能信號CEn的確立狀態包含在所述ODT啟動條件的類型中時，導通所述ODT電路。

3.根據權利要求1或2所述的存儲器系統，其中

所述控制器所存儲的所述2bit的信息信號是構成規定第1ODT啟動條件及第2ODT啟動條件的真值，

所述第1ODT啟動條件是由所述控制器在用以驅動要進行數據寫入或讀出的所選擇的所述存儲器封裝的存儲器芯片的芯片使能信號CEn開始確立后，根據所述周期信號，連續檢測2次所述確立的狀態，在連續檢測出確立的情況下，導通所述ODT電路而將目標ODT設定為導通；及

所述第2ODT啟動條件是所述控制器對于未選擇的所述存儲器封裝，在用以驅動存儲器芯片的芯片使能信號CEn開始確立后，根據所述周期信號，第1次取得所述確立的狀態且第2次取得否定的狀態時，導通所述ODT電路而將非目標ODT設定為導通。

4.根據權利要求1或2所述的存儲器系統，其中所述周期信號具有至少2個循環的周期，且賦予至ODT使能信號ODTEN的開頭側。

5.根據權利要求1或2所述的存儲器系統，其中所述周期信號具有至少2個循環的周期，且賦予至寫入使能信號WEn的開頭側。

6.根據權利要求3所述的存儲器系統，其中在對所有的所述存儲器芯片設定目標ODT的標記，且對各個所述存儲器封裝內的1個存儲器芯片設定有非目標ODT的標記時，取得芯片使能信號ODTEN的所述確立的狀態，基于所述確立的狀態，根據所述第1ODT啟動條件及所述第2ODT啟動條件，對所述ODT電路進行導通斷開控制。

7.根據權利要求1或2所述的存儲器系統，其中成對的存儲器封裝在電路襯底的正背兩面的安裝面以夾著所述電路襯底而對向的方式安裝。

8.根據權利要求1或2所述的存儲器系統，其中所述周期信號的第1次上升到第2次上升的1循環寬度具有寫入使能信號WE的切換時序的4倍的時間寬度。

9.根據權利要求1所述的存儲器系統，其中所述存儲器封裝所含的存儲單元是積層配置的NAND型快閃存儲器。