[發(fā)明專利]一種集成電路

有效

• 申請?zhí)枺?/td>: 201880094420.7
• 申請日: 2018-06-07
• 公開（公告）號: CN112292916B
• 公開（公告）日: 2022-02-11
• 發(fā)明（設(shè)計(jì)）人: 劉立筠;張珊;劉國文;吳韋
• 申請（專利權(quán)）人: 華為技術(shù)有限公司
• 主分類號: H05K9/00
• 分類號: H05K9/00
• 代理公司: 北京弘權(quán)知識(shí)產(chǎn)權(quán)代理有限公司 11363
• 代理人: 郭放;許偉群

一種集成電路，包括基板，承載在所述基板上的芯片，以及屏蔽殼體。屏蔽殼體覆蓋芯片和基板，屏蔽殼體由導(dǎo)電材料制成。基板中設(shè)有第一接地層，第一接地層包括第一接地部和第二接地部，第一接地層在第一接地部和第二接地部之間斷開。基板底部設(shè)有第一接地接口和第二接地接口。第一接地部與所述屏蔽殼體和第一接地接口電連接，第二接地部與芯片和第二接地接口電連接。本申請通過在芯片和基板上覆蓋屏蔽殼體，以及將接地層分割為第一接地部和第二接部，達(dá)到降低芯片的電磁干擾的同時(shí)避免屏蔽殼體上的靜電流至第一接地部時(shí)可能對芯片造成的損壞。

技術(shù)領(lǐng)域

本申請涉及電子產(chǎn)品制造技術(shù)領(lǐng)域，尤其涉及一種集成電路。

背景技術(shù)

隨著半導(dǎo)體產(chǎn)品系統(tǒng)化、微小化的不斷發(fā)展，電子元器件(芯片)非常容易受到不同電磁輻射的干擾。電磁輻射會(huì)嚴(yán)重影響信號傳輸?shù)倪B續(xù)性和準(zhǔn)確性。因此，產(chǎn)品的抗電磁干擾設(shè)計(jì)變得越來越重要。電磁干擾(Electro-Magnetic Interference，EMI)通常包括射頻干擾(Radio Frequency Interference)和磁場干擾等。射頻干擾是由于同一產(chǎn)品的不同RF模塊(WCDMA，LTE，WiFi/BTGPS)相互之間的干擾。磁場干擾是電子產(chǎn)品硬件電路由于電流、電壓的變化產(chǎn)生磁場的變化而產(chǎn)生。電子產(chǎn)品中電流電壓頻率越高，產(chǎn)品越小，受電磁干擾的危害越大。

常規(guī)的EMI解決方案是在產(chǎn)品外面加一層導(dǎo)電性良好的金屬層/殼或?qū)щ娊橘|(zhì)(抗電磁干擾隔離層-EMI Shielding)。EMI Shielding是直接在封裝體上面和側(cè)面直接覆蓋屏蔽導(dǎo)電介質(zhì)(通過濺鍍，電鍍，噴涂等方式)，從而達(dá)到電磁屏蔽的效果。

電子元器件焊接在基板上，電子元器件和基板側(cè)面附著屏蔽層(EMI Shielding)，基板含有單層或者多層銅層，每層銅層都由接線布線部和接地布線部組成。屏蔽層直接或通過其他方式與接地布線部相連接，使屏蔽層接地，以便達(dá)到更好的隔離效果。

現(xiàn)有的接地產(chǎn)品結(jié)構(gòu)設(shè)計(jì)，當(dāng)有發(fā)生ESD靜電放電時(shí)，高壓電流會(huì)通過屏蔽層流向接地布線部。而接地布線部與內(nèi)部線路非常近，容易在線路中誘導(dǎo)出瞬間電流(強(qiáng)電場的快速變化)，非常容易導(dǎo)致電子元器件電流過載，最后使元器件電性能失效或者降低。

發(fā)明內(nèi)容

根據(jù)上述技術(shù)問題，本申請?zhí)峁┮环N集成電路。能夠同時(shí)提高電子產(chǎn)品防電磁干擾和抗靜電釋放的能力。

本申請是通過如下方法實(shí)現(xiàn)的：

一方面，本申請具體實(shí)施例提供一種集成電路，包括基板，承載在基板上的芯片，以及屏蔽殼體，屏蔽殼體覆蓋芯片和基板，屏蔽殼體由導(dǎo)電材料制成；基板中設(shè)有第一接地層，第一接地層包括第一接地部和第二接地部，第一接地層在第一接地部和第二接地部之間斷開；基板底部設(shè)有第一接地接口和第二接地接口；第一接地部與屏蔽殼體和第一接地接口電連接，第二接地部與芯片和第二接地接口電連接。

通過在芯片和基板上覆蓋屏蔽殼體，以及將接地層分割為第一接地部和第二接部，達(dá)到降低芯片的電磁干擾的同時(shí)避免屏蔽殼體上的靜電流至第一接地部時(shí)可能對芯片造成的損壞。

在一個(gè)可能的設(shè)計(jì)中，基板中還設(shè)有第二接地層，第二接地層包括第三接地部和第四接地部，第三接地部與第一接地接口電連接，第四接地部與第二接地接口電連接，第二接地層在第三接地部和第四接地部之間斷開。第二接地層在第三接地部和第四接地部之間的斷口，與第一接地層在第一接地部和第二接地部之間的斷口錯(cuò)開。

通過將不同接地層中接地部之間的斷口錯(cuò)開設(shè)置，減少通過斷口進(jìn)入芯片的電磁干擾信號，從而進(jìn)一步降低芯片的電磁干擾。

在一個(gè)可能的設(shè)計(jì)中，基板中還設(shè)有第三接地層，第三接地層包括第五接地部，第五接地部與第二接地接口電連接且與屏蔽殼體分離。

在一個(gè)可能的設(shè)計(jì)中，芯片設(shè)置在基板上表面，屏蔽殼體包裹基板的側(cè)部。