[發(fā)明專利]一種集成電路

有效

• 申請?zhí)枺?/td>: 201880094420.7
• 申請日: 2018-06-07
• 公開（公告）號: CN112292916B
• 公開（公告）日: 2022-02-11
• 發(fā)明（設(shè)計）人: 劉立筠;張珊;劉國文;吳韋
• 申請（專利權(quán)）人: 華為技術(shù)有限公司
• 主分類號: H05K9/00
• 分類號: H05K9/00
• 代理公司: 北京弘權(quán)知識產(chǎn)權(quán)代理有限公司 11363
• 代理人: 郭放;許偉群

1.一種集成電路，其特征在于，包括：基板，承載在所述基板上的芯片，以及屏蔽殼體，所述屏蔽殼體覆蓋所述芯片和所述基板，所述屏蔽殼體由導(dǎo)電材料制成，所述屏蔽殼體的內(nèi)側(cè)壁與所述基板的至少一個接地層連接；

所述基板中設(shè)有第一接地層，所述第一接地層包括第一接地部和第二接地部，所述第一接地層在所述第一接地部和第二接地部之間斷開；

所述基板底部設(shè)有第一接地接口和第二接地接口；

所述第一接地部與所述屏蔽殼體和所述第一接地接口電連接，所述第二接地部與所述芯片和所述第二接地接口電連接；

所述基板中還設(shè)有第二接地層，所述第二接地層包括第三接地部和第四接地部，所述第三接地部與所述第一接地接口電連接，所述第四接地部與所述第二接地接口電連接，所述第二接地層在所述第三接地部和第四接地部之間斷開，

所述第二接地層在所述第三接地部和第四接地部之間的斷口，與所述第一接地層在所述第一接地部和第二接地部之間的斷口錯開。

2.如權(quán)利要求1所述的集成電路，其特征在于，所述基板中還設(shè)有第三接地層，所述第三接地層包括第五接地部，所述第五接地部與所述第二接地接口電連接且與所述屏蔽殼體分離。

3.如權(quán)利要求1所述的集成電路，其特征在于，所述芯片設(shè)置在所述基板上表面，所述屏蔽殼體包裹所述基板的側(cè)部。

4.如權(quán)利要求1-3任一項所述的集成電路，其特征在于，所述第一接地層在所述第一接地部和第二接地部之間的斷口中填充有介質(zhì)材料。

5.如權(quán)利要求4所述的集成電路，其特征在于，所述基板中還設(shè)有至少兩層介電材料層，所述至少兩層介電材料層與接地層層疊交替設(shè)置。

6.如權(quán)利要求5所述的集成電路，其特征在于，所述介電材料層的材料與填充所述斷口的介質(zhì)材料相同。

7.如權(quán)利要求5所述的集成電路，其特征在于，所述芯片設(shè)置在所述介電材料層上，所述芯片的地端穿過介電材料層與接地層電連接。

8.如權(quán)利要求1-3任一項所述的集成電路，其特征在于，所述第一接地部為所述接地層中封閉結(jié)構(gòu)的斷口所包圍的區(qū)域，所述第二接地部為所述接地層中封閉結(jié)構(gòu)的斷口所包圍區(qū)域之外的區(qū)域。

9.如權(quán)利要求1-3任一項所述的集成電路，其特征在于，所述屏蔽殼體與芯片之間還設(shè)有隔離材料。